郝憲鋒， 成向陽， 賈 朋

(中國石油大學(xué) a.信息與控制工程學(xué)院； b.非常規(guī)油氣與新能源研究院；c.機(jī)電工程學(xué)院,山東 青島 266580)

一種基于NIOS的雙極性相控高壓脈沖信號(hào)源設(shè)計(jì)

郝憲鋒a， 成向陽b， 賈 朋c

(中國石油大學(xué) a.信息與控制工程學(xué)院； b.非常規(guī)油氣與新能源研究院；c.機(jī)電工程學(xué)院,山東 青島 266580)

通過分析相控聲波測井技術(shù)對(duì)高壓激勵(lì)信號(hào)源的需求，提出了一種基于NIOS的雙極性相控高壓脈沖信號(hào)源設(shè)計(jì)方案。選用具備NIOS處理器的FPGA芯片作為控制器，提高了系統(tǒng)邏輯處理的靈活性，降低了外圍電路的復(fù)雜程度。利用高壓儲(chǔ)能電容作為儲(chǔ)能元件，結(jié)合電阻分壓電路和AD采樣芯片構(gòu)成閉環(huán)幅度控制回路，保證了脈沖幅度的準(zhǔn)確性。利用浮地驅(qū)動(dòng)芯片和高速M(fèi)OSFET構(gòu)成脈沖驅(qū)動(dòng)及轉(zhuǎn)換電路，實(shí)現(xiàn)了脈沖信號(hào)的雙極性轉(zhuǎn)換及功率放大。利用最小二乘法對(duì)輸出脈沖進(jìn)行幅度和脈寬修正，提高了脈沖幅度和寬度的精度。實(shí)驗(yàn)結(jié)果表明：該脈沖信號(hào)源可產(chǎn)生幅度范圍在-300～300 V，脈沖寬度范圍在200 ns～10 ms的雙極性高壓方波脈沖，且脈沖幅度、脈沖寬度、發(fā)射頻率、通道延時(shí)等參數(shù)均可靈活調(diào)節(jié)，為聲波相控測井技術(shù)的應(yīng)用提供了必要的硬件支持。

高壓脈沖; 雙極性轉(zhuǎn)換; 相控; 浮地驅(qū)動(dòng); 幅度修正

0 引 言

近年來，隨著電子、信息處理技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，聲波測井技術(shù)得到了飛速發(fā)展，相關(guān)的測井儀器也不斷更新?lián)Q代。新一代的測井儀器將朝著陣列化和相控方向發(fā)展。以井下聲波的定向輻射和定向接收為最主要特征的相控聲波測井技術(shù)成為研究熱點(diǎn)，它也為研究井下聲波成像測井技術(shù)奠定了基礎(chǔ)[1-3]。

在相控聲波技術(shù)中，通過選擇相控線陣換能器陣元個(gè)數(shù)、激勵(lì)順序、激勵(lì)間隔、激勵(lì)強(qiáng)度和聲源頻率等參數(shù)，可以實(shí)現(xiàn)幅度聲束偏轉(zhuǎn)和聲束主瓣角寬度的控制，使得輻射的聲波具有指向性。不同的輻射聲場強(qiáng)度，有助于增大探測深度、提高測量信號(hào)的信噪比，提高測量分辨率。相控陣聲波換能器通常有十幾片或上百片，盡管一次只需要激勵(lì)換能器陣列中的一部分單元，但有些情況下也需要幾十個(gè)通道同時(shí)激勵(lì)，為了實(shí)現(xiàn)有效的相控激勵(lì)，要求脈沖信號(hào)源的輸出幅度、脈寬、頻率、通道間延時(shí)時(shí)間和通道發(fā)射順序均可精準(zhǔn)調(diào)節(jié)。常規(guī)的高壓脈沖實(shí)現(xiàn)方式是通過脈沖變壓器實(shí)現(xiàn)的，當(dāng)輸出通道較多時(shí)，電路變得非常龐大和復(fù)雜，不容易實(shí)現(xiàn)。而且脈沖的寬度和波形主要受激勵(lì)變壓器次級(jí)參數(shù)和發(fā)射換能器自身參數(shù)的控制，不能實(shí)現(xiàn)精準(zhǔn)的脈沖寬度和前后沿控制[4-7]。

本文結(jié)合相控聲波測井技術(shù)對(duì)高壓激勵(lì)信號(hào)源的需求，研制了一臺(tái)基于電容充放電控制和NIOS內(nèi)核的雙極性相控高壓脈沖信號(hào)源。

1 系統(tǒng)設(shè)計(jì)概述

1.1 設(shè)計(jì)指標(biāo)

系統(tǒng)設(shè)計(jì)的核心是產(chǎn)生雙極性多參數(shù)可變的高壓脈沖，基本原理是精確控制電容充電儲(chǔ)能和放電激勵(lì)。脈沖電源的設(shè)計(jì)滿足以下設(shè)計(jì)要求：

(1) 脈沖寬度可調(diào)，輸出范圍200 ns～10 ms。

(2) 脈沖幅度可調(diào)，輸出范圍-300～300 V。

(3) 激勵(lì)頻率可調(diào)，調(diào)節(jié)范圍0.5～5 s。

(4) 通道間延時(shí)可調(diào)，延時(shí)范圍0～10 ms，步長20 ns。

(5) 通道發(fā)射順序可任意組合調(diào)節(jié)，各通道均具有發(fā)射使能控制。

(6) 脈沖前后沿陡峭，上升和下降時(shí)間<100 ns。

(7) 觸發(fā)方式可選，分為內(nèi)出發(fā)和外觸發(fā)。

(8) 具有良好的人機(jī)界面，便于操作。

1.2 系統(tǒng)組成

系統(tǒng)組成如圖1所示，主要包括上位機(jī)控制軟件、基于NIOS軟核的FPGA控制器、高壓直流電源、充放電控制單元、電能儲(chǔ)能單元、電壓采樣分壓單元、高壓開關(guān)前級(jí)驅(qū)動(dòng)單元和高壓開關(guān)切換單元。

圖1 系統(tǒng)結(jié)構(gòu)框圖

上位機(jī)采用VC6.0編寫，用戶通過上位機(jī)可直觀地設(shè)置各通道參數(shù)。通過串口下發(fā)參數(shù)及控制命令，實(shí)現(xiàn)了良好的人際交互。另外，用戶可將常用設(shè)置保存為配置文件，下次操作時(shí)可直接調(diào)用。系統(tǒng)控制器選用了ALTERA公司的EP3C25Q240C8,該芯片是具有NIOS內(nèi)核的FPGA芯片，便于實(shí)現(xiàn)各通道間嚴(yán)格的時(shí)序控制和復(fù)雜的邏輯控制，而且能簡化整個(gè)系統(tǒng)外圍電路設(shè)計(jì)工作量，提高系統(tǒng)的可靠性[8-9]。高壓直流電源選用開關(guān)型直流電源，為系統(tǒng)提供高壓直流電壓。控制器利用充放電控制單元和電壓分壓采集單元構(gòu)成閉環(huán)控制回路，實(shí)時(shí)檢測電容儲(chǔ)能單元電容電壓幅度，當(dāng)電壓達(dá)到預(yù)設(shè)值時(shí)，停止對(duì)電容充電，每次發(fā)射結(jié)束后，通過放電回路將電容上多余的電荷釋放掉。前級(jí)驅(qū)動(dòng)單元和高壓開關(guān)切換單元實(shí)現(xiàn)了高壓脈沖信號(hào)的功率放大和雙極性轉(zhuǎn)換。另外，脈沖信號(hào)源上位機(jī)和下位機(jī)之間采用串口方式通信，由于信號(hào)源輸出通道多，而且每個(gè)通道包括幅度、脈寬、延時(shí)時(shí)間等多個(gè)參數(shù)，數(shù)據(jù)量較大，設(shè)計(jì)中制定了專用的串口通信協(xié)議，實(shí)現(xiàn)了數(shù)據(jù)和命令的高效傳輸。

1.3 工作過程

用戶利用上位機(jī)軟件，設(shè)置各通道相關(guān)參數(shù)，然后通過串口將數(shù)據(jù)和命令下傳送至基于NIOS內(nèi)核的控制器，控制器利用外觸發(fā)信號(hào)或內(nèi)觸發(fā)定時(shí)模式啟動(dòng)信號(hào)源工作，同時(shí)為采集系統(tǒng)提供同步信號(hào)?？刂破鲗?duì)接收到的串口數(shù)據(jù)進(jìn)行解析，根據(jù)所解析命令設(shè)置FPGA寄存器、定時(shí)器參數(shù)，然后根據(jù)嚴(yán)格的預(yù)設(shè)邏輯順序輸出脈沖信號(hào)。該信號(hào)經(jīng)過前級(jí)驅(qū)動(dòng)單元，完成了幅度抬升和懸浮隔離驅(qū)動(dòng)。再經(jīng)過高壓開關(guān)切換及驅(qū)動(dòng)單元，實(shí)現(xiàn)了脈沖換向及功率放大。

2 關(guān)鍵技術(shù)設(shè)計(jì)

2.1 雙極性轉(zhuǎn)換電路

雙極性轉(zhuǎn)換電路的原理圖如圖2所示，HV為高壓直流電源，Q1、Q2、Q3、Q4為高速M(fèi)OSFET，起到開關(guān)作用，T1是換能器負(fù)載。4個(gè)MOSFET構(gòu)成了橋式脈沖換向控制單元的核心，換能器接到橋路的兩個(gè)中間點(diǎn)，通過改變MOSFET的導(dǎo)通順序即可在換能器上得到不同極性的激勵(lì)脈沖[10-12]。與地相連的兩個(gè)開關(guān)Q2和Q4定義為低位開關(guān)，與高壓直流電源相連的兩個(gè)開關(guān)定義為高位開關(guān)，換能器定義為上正下負(fù)，正向激勵(lì)過程可描述如下：①初始狀態(tài)下，低位開關(guān)Q2和Q4一直接通。②斷開低位開關(guān)Q4，經(jīng)過短暫的延時(shí)后打開高位開關(guān)Q1，電流由Q1流向Q2，換能器開始正向充電，得到正向脈沖前沿。③預(yù)設(shè)脈沖寬度時(shí)刻到來時(shí)，斷開高位開關(guān)Q1，經(jīng)過短暫的延時(shí)后接通低位開關(guān)Q4，形成正向脈沖的后沿。

圖2 雙極性高壓脈沖產(chǎn)生原理圖

負(fù)向激勵(lì)過程可描述如下：①初始狀態(tài)下，低位開關(guān)Q2和Q4一直接通。②斷開低位開關(guān)Q2，經(jīng)過短暫的延時(shí)后打開高位開關(guān)Q3，電流由Q3流向Q4，換能器開始正向充電，得到負(fù)向脈沖前沿。③預(yù)設(shè)脈沖寬度時(shí)刻到來時(shí)，斷開高位開關(guān)Q3，經(jīng)過短暫的延時(shí)后接通低位開關(guān)Q2，形成負(fù)向脈沖的后沿。開關(guān)切換過程均在FPGA的嚴(yán)格時(shí)序約束下完成，從而保證了MOSFET的安全性。一旦出現(xiàn)Q1、Q4或者Q2、Q3同時(shí)導(dǎo)通的情況，將造成相應(yīng)回路電流劇增，燒毀MOSFET。

2.2 浮地驅(qū)動(dòng)單元設(shè)計(jì)

如圖2所示，利用高壓開關(guān)Q1～Q4實(shí)現(xiàn)了雙極性高壓脈沖轉(zhuǎn)換輸出，但需要對(duì)高位開關(guān)Q1和Q3進(jìn)行隔離驅(qū)動(dòng)。為了解決這一問題，選用了美國IR公司生產(chǎn)的一款具有高壓懸浮驅(qū)動(dòng)能力的芯片IR2110S，該芯片兼具了光耦體積小和電磁隔離速度快的優(yōu)點(diǎn)，并且具有獨(dú)立的低端和高端輸入通道。其懸浮電源采用自舉電路，高端電壓可達(dá)500 V。其工作頻率可達(dá)500 kHz，開通時(shí)間為120 ns，關(guān)斷時(shí)間為94 ns，滿足設(shè)計(jì)需求[13]。

浮地驅(qū)動(dòng)電路原理圖如圖3所示，采用兩片IR2110S、4只高速M(fèi)OSFET及部分外圍電路，組成了雙極性浮地驅(qū)動(dòng)電路。S1～S4是來自控制器的邏輯控制信號(hào)，高電平期間分別控制Q1～Q4導(dǎo)通。DGND為數(shù)字地，3.3 V為數(shù)字電源。R1～R4為IR2110S輸入限流電阻，當(dāng)后級(jí)電路出現(xiàn)故障時(shí)，防止因電流過大燒毀控制器I/O端口。IR2110S通過外置二極管D1和電容C1完成電壓自舉，12 V為模擬電壓，AGND為模擬地，ISOG1、ISOG2為隔離地，H1～H4是經(jīng)過電壓抬升的控制信號(hào)，HV是來自儲(chǔ)能電容的可調(diào)高壓電源，Q1～Q4是高壓快速型MOSFET。R11、R22、R33、R44分別是Q1、Q2、Q3、Q4的柵極限流電阻，其電阻值選取要根據(jù)實(shí)際情況作調(diào)整，電阻值過小將增大IR2110S輸出電流，其輸出端波形容易產(chǎn)生震蕩；電阻值過大將延長MOSFET開通時(shí)間，不利于窄脈沖的產(chǎn)生[14-15]。

圖3 浮地驅(qū)動(dòng)電路原理圖

假定在發(fā)射信號(hào)S1低電平之前，C1已經(jīng)充滿電，當(dāng)S1變?yōu)楦唠娖綍r(shí)，H1輸出高電平，此時(shí)電容C1可以等效為一個(gè)電壓源，經(jīng)由內(nèi)部MOSFET、Q1柵極和源極構(gòu)成放電回路，使得Q1導(dǎo)通，高電壓HV經(jīng)Q1輸出至換能器上端。S1變高電平的同時(shí)，S2也變?yōu)楦唠娖?，使得H2輸出高電平，MOSFET Q2導(dǎo)通，此時(shí)12V模擬電壓經(jīng)過二極管D2、C2及Q2構(gòu)成回路，為C2充電。此時(shí)由于MOSFET Q1和Q2導(dǎo)通，換能器上得到上正下負(fù)的電壓，獲得高壓正向激勵(lì)脈沖，此時(shí)換能器進(jìn)入短暫的正向發(fā)射周期。由于發(fā)射邏輯信號(hào)S1～S4是高低交替變化的，故C1和C2將在不斷的充電、放電中完成自舉，從而實(shí)現(xiàn)雙極性脈沖的交替發(fā)射。自舉懸浮驅(qū)動(dòng)功能減少了隔離電源的使用，簡化了電路的設(shè)計(jì)。

2.3 脈沖幅度和寬度修正

脈沖幅度設(shè)計(jì)中，采用電阻分壓網(wǎng)絡(luò)對(duì)輸出電壓進(jìn)行分壓，然后由控制器對(duì)其進(jìn)行AD采樣，并與幅度設(shè)定值進(jìn)行比較，從而實(shí)現(xiàn)幅度閉環(huán)控制。然而，由于元器件誤差、AD采樣誤差等原因，實(shí)際輸出幅度存在較大誤差，尤其是在幅度較小時(shí)，誤差較大。因此需對(duì)脈沖幅度進(jìn)行修正，以提高其精度。利用最小二乘法對(duì)各通道所測多組數(shù)據(jù)進(jìn)行一次直線擬合[16]。首先設(shè)置多組脈沖幅度數(shù)據(jù)，然后利用示波器依次測量輸出脈沖幅度，并作記錄。為了描述方便，將預(yù)設(shè)脈沖幅度記作U，將示波器所測脈沖寬度記作U′。并把U′看成是U的一次線性函數(shù)，A和B為常數(shù)，設(shè)所求的直線方程為

(1)

由定擬合直線的最小二乘法知，擬合直線的斜率和截距分別為：

(2)

(3)

把實(shí)驗(yàn)數(shù)據(jù)U和U′代入式(2)、(3),求出A、B，便得到了直線的擬合方程：

(4)

表1 脈沖幅度數(shù)據(jù)表

脈沖寬度設(shè)計(jì)中，利用FPGA對(duì)分頻后的系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)，產(chǎn)生預(yù)設(shè)脈寬信號(hào)，該信號(hào)精度高。然而經(jīng)過多級(jí)驅(qū)動(dòng)電路傳遞，輸出高壓信號(hào)的脈沖寬度受到器件性能(MOSFET和IR2110S都有開通和關(guān)斷時(shí)間，而且不同器件有差異)、電路板走線造成時(shí)間延時(shí)等多種因素的影響，其實(shí)際輸出與預(yù)設(shè)脈沖寬度存在一定誤差，尤其是輸出窄脈沖時(shí)，誤差更大。為了提高輸出信號(hào)脈寬的精度，同樣利用最小二乘法對(duì)各通道進(jìn)行修正，得到了更高精度的輸出，方法與脈沖寬度校準(zhǔn)相同。

3 實(shí)驗(yàn)結(jié)果

高壓脈沖信號(hào)源研制完成后，以壓電陶瓷晶體聲波測井換能器作為負(fù)載，進(jìn)行性能測試，利用數(shù)字存儲(chǔ)示波器采集了多組輸出波形。波形采集分為帶負(fù)載和不帶負(fù)載兩種情形，之后對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析。另外，根據(jù)各通道實(shí)際波形輸出情況，進(jìn)行了通道延時(shí)修正。

正向、負(fù)向?qū)捗}沖輸出波形如圖4所示，其輸出幅值均為300 V，脈沖寬度20 ms。由圖可見，正負(fù)脈沖邊沿陡峭，脈寬和幅度精確。系統(tǒng)采用了儲(chǔ)能電容沖放電方式產(chǎn)生脈沖的設(shè)計(jì)方案，在輸出脈寬較寬、幅度較大的脈沖時(shí)，伴隨電容放電，電壓會(huì)有小幅度降低，高電平期間幅度有輕微衰減。但是幅度下降很小，基本不影響換能器等負(fù)載激勵(lì)效果。

(a) 正向

(b) 負(fù)向

圖4 正向、負(fù)向?qū)捗}沖波形(幅度：300 V, 脈寬：20 ms)

功率放大級(jí)所選前級(jí)驅(qū)動(dòng)芯片及開關(guān)管導(dǎo)通和關(guān)斷都需要一定時(shí)間，另外，在輸出大幅度、窄脈沖時(shí)，聲波測井換能器負(fù)載對(duì)輸出波形的影響也較為明顯。輸出脈沖過窄時(shí)，幅度下降明顯，而且波形邊沿易發(fā)生畸變。因此，信號(hào)源輸出脈沖寬度有最小限制，實(shí)際測試結(jié)果表明，在保證300 V幅度前提下，信號(hào)源能輸出的最小脈寬為200 ns。圖5所示為無換能器(a)和有換能器(b)負(fù)載條件下的輸出波形，由圖6(b)可見，有負(fù)載情況下，波形頂端有小幅震蕩，脈沖上升和下降時(shí)間約為50 ns，邊沿清晰，無明顯畸變，滿足應(yīng)用需求。

(a) 換向器

(b) 有換向器

圖6 無換向器和有負(fù)載情況下正向窄脈沖波形

由于各通道元器件參數(shù)之間存在差異，因此，即使同時(shí)觸發(fā)，各通道實(shí)際輸出的高壓脈沖之間也存在一定時(shí)間差。圖7所示為校正前、后兩個(gè)通道的實(shí)測波形，由圖7(a)可見，通道間時(shí)差實(shí)測值在20 ns左右。

(a) 校正前

(b) 校正后

圖7 校準(zhǔn)前、后通道1和通道2輸出波形

為消除這一差值，在通道1中加入20 ns的發(fā)射延時(shí)進(jìn)行修正。修正后的結(jié)果見圖7(b)，可以看出，兩通道之間基本消除了時(shí)間差，獲得了更好的通道一致性。

4 結(jié) 語

多通道高壓脈沖信號(hào)源具有多通道、雙極性、通道間延時(shí)可調(diào)和相控觸發(fā)等特點(diǎn)，滿足換能器陣列有序激勵(lì)的需求，已經(jīng)成功應(yīng)用到了相控聲波測井實(shí)驗(yàn)中，得到了良好的使用效果。但是還存在以下幾點(diǎn)需要做進(jìn)一步改進(jìn)和完善：

(1) 脈沖幅度只能做到300 V，可以選用更高電壓的開關(guān)電源和更高耐壓的器件，進(jìn)一步提高輸出脈沖的幅度。

(2) 由于采用電容充放電方式得到高壓脈沖信號(hào)，電容充放電需要一定時(shí)間，故脈沖的輸出頻率受到了限制，可以考慮增大充放電電流或者采用其他方案以進(jìn)一步提高脈沖輸出頻率。

(3) 選用更快速的隔離驅(qū)動(dòng)芯片和功率開關(guān)器件，得到脈沖寬度更窄、負(fù)載適應(yīng)性更好的高壓脈沖。

[1] 陳雪蓮,成向陽,喬文孝.相控線陣聲波測井輻射器驅(qū)動(dòng)信號(hào)源的設(shè)計(jì)與測試[J].石油大學(xué)學(xué)報(bào)(自然科學(xué)版),2005,29(4):36-38.

[2] 楊 哲,鞠曉東.壓電換能器阻抗匹配研究[J].高電壓技術(shù),2007,33(1):70-73.

[3] 李 鵬,黃松嶺,王 珅,等.一種電磁超聲檢測用脈沖激勵(lì)電源的研制[J].電測與儀表,2012(2):76-79,83.

[4] 方興東,關(guān)志成,王黎明,等.高壓脈沖放電在水處理中應(yīng)用及發(fā)展[J].高電壓技術(shù),2000,26(1):29-31.

[5] 陳 翀,程良倫,管 梁.基于負(fù)壓關(guān)斷和柵極箝位的IR2110驅(qū)動(dòng)電路的設(shè)計(jì)與研究[J].微電機(jī),2012,45(11):36-39.

[6] 周華鋒,康少華,王愛榮,等.IR2110S在他勵(lì)直流電機(jī)勵(lì)磁驅(qū)動(dòng)設(shè)計(jì)中的應(yīng)用[J].軍事交通學(xué)院學(xué)報(bào),2013,15(1):58-61.

[7] 丁麗娟,宋壽鵬,高福學(xué),等.超聲管外測壓中發(fā)射電路的設(shè)計(jì)[J].儀表技術(shù)與傳感器，2009(8):94-96.

[8] 朱麗楠,郜 冶,馬 軍,等. 高壓脈沖電場中填充活性氧化鋁催化降解水中有機(jī)污染物[J].高電壓技術(shù),2010,36(2):461-466.[9] 虞 敏,唐慧強(qiáng),李 超.基于FPGA的激光雪深測量系統(tǒng)的設(shè)計(jì)[J].電子測量技術(shù),2012,35(5):114-118.

[10] 熊 蘭,楊子康,胡國輝,等.一種采用全固態(tài)開關(guān)的高壓雙極性脈沖源[J].電機(jī)與控制學(xué)報(bào),2015,19(9):73-79.

[11] 張若兵,陳 杰,肖健夫,等.高壓脈沖電場設(shè)備及其在食品非熱處理中的應(yīng)用[J].高電壓技術(shù),2011,37(3):777-786.

[12] 朱正平,李寧麗,陳 錕,等.高頻脈沖雷達(dá)信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[J].中南民族大學(xué)學(xué)報(bào)(自然科學(xué)版),2011,30(1):76-79.

[13] 劉金亮,張 瑜,程新兵,等.一種結(jié)構(gòu)緊湊重頻高壓ns脈沖電源的設(shè)計(jì)[J].高電壓技術(shù),2009,35(1)：54-58．

[14] 孟國棟,宋堅(jiān)瑞,成永紅,等.10 kV重復(fù)頻率方波脈沖源的研制[J].高電壓技術(shù),2012,38(1)：250-255．

[15] 井新宇.基于SOPC的FPGA NiosⅡ嵌入式等精度頻率計(jì)設(shè)計(jì)[J].實(shí)驗(yàn)室研究與探索,2012,31(6)：218-220．

[16] 郝憲鋒,劉廣孚.機(jī)動(dòng)車地感線圈測速儀校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].科學(xué)技術(shù)與工程,2009,9(13):3913-3916.

One Type of High Voltage Bipolar and Phase-Controlled Square Pulser Based on NIOS

HAOXianfenga,CHENXiangyangb,JIAPengc

(a. School of Information and Control Engineering, b. Research Institute of Unconventional Oil and Gas and New Energy, c. School of Mechanical and Electrical Engineering, China University of Petroleum, Qingdao 266580, Shandong, China)

Based on the analysis of the requirement of the high voltage signal source, a design scheme of bipolar phase-controlled high voltage pulse signal source based on NIOS is proposed. The FPGA chip with NIOS processor is used as the controller, it improves the flexibility of the system logic processing and reduces the complexity of the peripheral circuit. The high voltage energy storage capacitor is used as the energy storage element. With the resistance voltage dividing circuit and a kind of AD sampling chip, a closed loop amplitude control loop is formed. By using the floating driving chip and the high speed MOSFET, the pulse drive and conversion circuit are formed, and the bipolar conversion and power amplification of the pulse signal are realized. By using the least square method, the amplitude and pulse width of the output pulse are corrected, and the precision of the pulse amplitude and width is increased. Experimental results show that the pulse signal source amplitude range is flexible in the -300—300 V, bipolar pulse width in 200 ns—10 ms. Pulse amplitude, pulse width, transmission frequency, channel delay and other parameters can be adjusted flexibly. It provides the necessary hardware support for the application of sonic logging technology.

high voltage pulse; bipolar conversion; phase-controlled; levitation drive; amplitude correction

2016-05-23

國家自然科學(xué)基金青年基金項(xiàng)目(51404289)

郝憲鋒(1980-)，男，山東東營人，碩士，工程師，主要從事智能儀器儀表研究與開發(fā)。

Tel.：18678460769; E-mail：haoxf@upc.edu.cn

TN 782

A

1006-7167(2017)02-0062-05