臧凱旋，范曉捷，丁 寧

（中國(guó)電子科技集團(tuán)公司第 58 研究所，江蘇 無錫 214072）

基于 BCD工藝的模擬多路復(fù)用器設(shè)計(jì)

臧凱旋，范曉捷，丁 寧

（中國(guó)電子科技集團(tuán)公司第 58 研究所，江蘇 無錫 214072）

基于 BCD 工藝設(shè)計(jì)了一款模擬多路復(fù)用器。電路支持單電源或雙電源供電 （單電源2.5～5.5V，雙電源±2.5 V），內(nèi)含 32 個(gè) CMOS 開關(guān)，通過 5～32 譯碼器實(shí)現(xiàn) 32 選 1 功能。采用 SM IC 0.18μmBCD 工藝流片，電路經(jīng)測(cè)試驗(yàn)證，關(guān)鍵參數(shù)導(dǎo)通電阻和傳輸延遲達(dá)到設(shè)計(jì)要求。

CMOS開關(guān)；電平轉(zhuǎn)換

1 引言

多路復(fù)用器（MULTIPLEXER，也稱為數(shù)據(jù)選擇器）用來選擇數(shù)字信號(hào)通路；模擬開關(guān)傳遞模擬信號(hào)，因?yàn)閿?shù)字信號(hào)也是高低兩個(gè)模擬電壓組成的，所以模擬開關(guān)也能傳輸數(shù)字信號(hào)。在CMOS多路復(fù)用器中，因?yàn)槠鋽?shù)據(jù)通道也是模擬開關(guān)的結(jié)構(gòu)，所以也能用于選擇多路模擬信號(hào)。用CMOS多路復(fù)用器傳遞模擬信號(hào)時(shí)需注意，模擬信號(hào)的變化值必須在正負(fù)電源電壓之間，當(dāng)傳遞有正負(fù)半周的正弦波時(shí)，必須使用正負(fù)電源且電源電壓大于傳遞的模擬信號(hào)峰值，這時(shí)其控制或者地址信號(hào)必須以負(fù)電源電壓為0，以正電源電壓為 1[1～2]。

本文介紹了一款通用的模擬多路復(fù)用器，電路實(shí)現(xiàn)32選1的功能，可以傳輸在電源范圍內(nèi)的模擬信號(hào)，具有較快的傳輸速度以及較低的導(dǎo)通電阻。電路基于 BCD 工藝設(shè)計(jì)制作，性能可靠，實(shí)用性強(qiáng)[3]。

2 電路整體結(jié)構(gòu)和功能分析

本文設(shè)計(jì)的模擬多路復(fù)用器由 CMOS 開關(guān)、輸入串行寄存器模塊組成，如圖1所示。

圖1 總體電路框圖

該產(chǎn)品為 32路選 1 模擬多路復(fù)用器，從端口S1～S32 輸入32路信號(hào)，其中一路開關(guān)導(dǎo)通，從端口D輸出信號(hào)。輸入串行寄存器模塊包含8位寄存器、5位鎖存器以及5～32的譯碼器[2]。輸入時(shí)鐘信號(hào)SCLK控制數(shù)據(jù)的輸入，在時(shí)鐘的下降沿時(shí)存儲(chǔ)數(shù)據(jù)。當(dāng)SYNC變?yōu)榈碗娖?，在時(shí)鐘SCLK的下降沿，數(shù)據(jù)從端口DIN輸入，存儲(chǔ)于寄存器單元，直到寄存器單元存儲(chǔ)8位數(shù)據(jù)，其中5位地址經(jīng)過5～32譯碼器的譯碼，控制32位開關(guān)中的一位導(dǎo)通。

3 關(guān)鍵模塊設(shè)計(jì)

3.1 電平轉(zhuǎn)換電路

輸入串行寄存器模塊的輸入信號(hào)為數(shù)字邏輯電平，如圖2所示，本模塊將邏輯高電平轉(zhuǎn)變?yōu)檎娫?，低電平轉(zhuǎn)換為負(fù)電源的模擬信號(hào)；邏輯信號(hào)經(jīng)過前兩級(jí)反相器轉(zhuǎn)換為高電平為正電源電壓、低電平為地的信號(hào)；這個(gè)信號(hào)再通過下一級(jí)轉(zhuǎn)換為高電平為正電源電壓、低電平為負(fù)電源電壓的信號(hào)；最后一級(jí)結(jié)構(gòu)將轉(zhuǎn)換后的信號(hào)整形。

圖2 電平轉(zhuǎn)換電路

3.2 輸入串行寄存器結(jié)構(gòu)

如圖3所示，輸入串行寄存器結(jié)構(gòu)的主要功能為實(shí)現(xiàn) 32 選 1 的功能。SYNC 變?yōu)榈碗娖?，在時(shí)鐘SCLK 的下降沿，數(shù)據(jù)從端口 D 串行輸入，存儲(chǔ)于寄存器單元，直到寄存器單元存儲(chǔ)8位數(shù)據(jù)，其中前 5 位數(shù)據(jù)為地址，存儲(chǔ)于鎖存器中；5位被鎖存的地址通過5～32 譯碼器實(shí)現(xiàn) 32 選 1 的功能。

圖3 輸入串行寄存器結(jié)構(gòu)

圖4 CMOS開關(guān)

圖5 浮動(dòng)襯底結(jié)構(gòu)

3.3 CMOS 開關(guān)電路

由于襯底偏置效應(yīng)的影響，CMOS導(dǎo)通電阻在不同輸入電壓下差異非常大，通道導(dǎo)通電阻平滑度較差；為此，電路采用浮動(dòng)襯底結(jié)構(gòu)，如圖4 、圖5 所示。開關(guān)管的襯底分別接在浮動(dòng)電位nsub、psub上；當(dāng)開關(guān)關(guān)斷時(shí)，nsub連接到VDD，psub連接到VSS，防止出現(xiàn)源端和襯底的 PN 結(jié)導(dǎo)通的情況；當(dāng)開關(guān)開啟時(shí)，襯底根據(jù)輸入端電位調(diào)整，減小襯底偏置效應(yīng)，同時(shí)保證反偏 PN 結(jié)關(guān)斷[4～5]。

4 版圖設(shè)計(jì)與仿真測(cè)試驗(yàn)證

4.1 版圖設(shè)計(jì)

該電路版圖采用 SMIC0.18μmBCD工藝設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，芯片面積 3.0mm×3.0mm，如圖6所示。

圖6 電路版圖設(shè)計(jì)

4.2 仿真分析

選用SMIC 0.18μmBCD 工藝模型，在電源電壓VDD為 2.5～5.5 V、±2.5V以及全溫 T 在-55～125 ℃范圍內(nèi)，利用 HSPICE 仿真軟件對(duì)所設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證。下邊以電源電壓VDD=5V時(shí)的仿真情況為例，對(duì)仿真結(jié)果進(jìn)行說明。

圖7是對(duì) CMOS開關(guān)導(dǎo)通電阻隨傳輸電壓變化的仿真波形，從圖中可以看出，傳輸電壓在 0～5 V電源電壓范圍內(nèi)，溫度分別為-55℃、25℃、125℃，導(dǎo)通電阻的變化曲線、電阻的平滑度在1Ω范圍內(nèi)。

圖7 CMOS導(dǎo)通電阻

表1 CMOS導(dǎo)通電阻仿真結(jié)果

傳輸?shù)难舆t時(shí)間為時(shí)鐘下降沿到數(shù)據(jù)傳輸?shù)捷敵龆?，本電路的延遲時(shí)間仿真波形如圖8 所示。

圖8 傳輸延遲時(shí)間仿真驗(yàn)證

表2 CMOS傳輸延遲仿真結(jié)果

4.3 測(cè)試驗(yàn)證

電路在 SMIC 0.18μmBCD工藝線上完成流片，電路功能與電參數(shù)達(dá)到設(shè)計(jì)要求。在電源電壓VDD為2.5～5.5 V、±2.5V以及全溫T為-55～125℃范圍內(nèi)，電路均能正常工作。在VDD=5V時(shí)，電參數(shù)的實(shí)測(cè)與仿真數(shù)據(jù)如表3所示。

表3 電路實(shí)測(cè)結(jié)果

經(jīng)表3仿真與實(shí)測(cè)數(shù)據(jù)的對(duì)比分析可知，導(dǎo)通電阻、傳輸延遲等參數(shù)實(shí)測(cè)結(jié)果與仿真一致，符合設(shè)計(jì)預(yù)期。

5 結(jié)論

基于0.18μmBCD 工藝，設(shè)計(jì)了一款通用的模擬多路復(fù)用器，實(shí)現(xiàn)32選1的功能，可以傳輸在電源范圍內(nèi)的模擬信號(hào)，具有較快的傳輸速度、較低的導(dǎo)通電阻。功能與電參數(shù)達(dá)到設(shè)計(jì)要求，符合預(yù)期。

[1]畢查德·拉扎維．模擬 CMOS 集成電路設(shè)計(jì) [M]．西安：西安交通大學(xué)出版社，2003.

[2]蘇晨，張世文，石紅．一種單刀雙擲高速模擬開關(guān)的研制[J].微電子學(xué)，2006，36(6)：814-816．

[3]吳建輝．CMOS 模擬集成電路分析與設(shè)計(jì) [M]．北京：電子工業(yè)出版社，2004.

[4]李洪明．?dāng)?shù)字集成電路講座第八講：模擬開關(guān)[J]．電子時(shí)間，1999，30(3)：49-50．

[5]何茗，楊謨?nèi)A．一種高性能高動(dòng)態(tài)范圍 CMOS 模擬開關(guān)[J].微電子學(xué)，2004，34(4)：479-481．

Design of BCD-Based Analog M ultip lexer

ZANG Kaixuan,FAN Xiaojie,DINGNing
（China Electronic Technology Group Corporation No.58 Research Institute,Wuxi214072,China）

In the article,an analogmultiplexerbased on BCD technology ispresented.The device isdesigned to operate on eitherAsingle or double supply （single supply：2.5～5.5 V;double supply: ±2.5 V）.The device includes 32 CMOS sw itches and achieves 1/32 function choice using 5～32 decoder.The circuit is of SM IC 0.18μmBCD technology.Test results show that key parameters of conduction resistance and transmission delaymeet thedesign requirements.

CMOSsw itch;levelshift

TN402

A

1681-1070 （2017） 03-0029-03

臧凱旋（1986—），男，安徽碭山人，2013 年畢業(yè)于電子科技大學(xué)微電子與固體電子學(xué)院，碩士學(xué)歷，現(xiàn)在中國(guó)電子科技集團(tuán)公司第 58研究所從事模擬集成電路設(shè)計(jì)研發(fā)工作，主要研究方向?yàn)槟M開關(guān)、存儲(chǔ)器等。

2016-7-14