摘 要：文章提出了一種基于FPGA控制天線和接收機的辦法，時序控制板接收到控制碼后根據(jù)要求生成具體的控制信號（一本振，二本振，移向碼等信息），再將控制信號實時發(fā)給AD板，同時用串碼將控制信息傳給天線和接收機。本設(shè)計以EP1SGX25DF672I6為主要部件，該模塊已在某型號中應(yīng)用，其工作穩(wěn)定可靠，抗干擾能力強。

關(guān)鍵詞：FPGA；控制模塊；設(shè)計

引言

接收機和天線是雷達系統(tǒng)關(guān)鍵的部件。一般相控陣雷達天線陣元或子陣都是通過移相器來實現(xiàn)，波束控制系統(tǒng)計算控制陣面每只移相器的相位，從而在陣面不轉(zhuǎn)動的情況下實現(xiàn)天線波束的指向變化[1]。控制接收機時，需要把一本振、二本振的控制信息碼送給頻率源，使其輸出所需頻點的本振信號。文章提出了一種控制天線和接收機的辦法，由FPGA實現(xiàn)，主控芯片選擇ALTERA公司的EP1SG

X25DF672I6。

1 硬件設(shè)計

時序控制模塊在系統(tǒng)中的位置如圖1所示，控制模塊從光纖接收DSP板發(fā)過來的控制碼，再根據(jù)控制碼控制三個天線和三個接收機，同時將當前工作狀態(tài)發(fā)給AD采集板。

模塊中FPGA采用ALTERA公司Stratix系列器件EP1S60。該系列是ALTERA公司于2002年新推出的高密度FPGA器件，基本結(jié)構(gòu)主要包括：邏輯陣列塊（LABs），每個邏輯陣列塊由10個邏輯單元（LE）組成，LABs用于實現(xiàn)用戶設(shè)計的邏輯功能；輸入輸出塊（IOBs），IOBs提供封裝引腳和LAB之間的接口，LABs利用一個通用的布線矩陣實現(xiàn)互連。[2]這個布線矩陣由位于水平和垂直布線通道交叉點上的一組布線開關(guān)構(gòu)成；數(shù)字信號處理（DSP）塊，DSP塊由硬件乘法器、加法器、減法器、累加器和流水線寄存器組成，能夠高效地實現(xiàn)高精度的DSP功能；此外，Stratix系列器件結(jié)構(gòu)還包括存儲塊，時鐘延遲鎖相環(huán)等電路。

時序控制模塊的內(nèi)部結(jié)構(gòu)如下：模塊外接5V電源，通過MIC37501產(chǎn)生3.3V和1.5V電壓給FPGA供電。FPGA控制信號通過100芯J30J控制天線、接收機，通過37芯J30J反饋控制信息給AD采集板，驅(qū)動74LCX541和74FCT16424用來轉(zhuǎn)換電壓。該設(shè)計中配置器件 EPC16采用被動串行方式加載 FPGA。（圖2）

2 軟件設(shè)計

2.1 模塊中器件的控制要求

（1）接收機控制。一本振控制：工作模式為1時，一本振為UCF（取值1-6），工作模式為2時為掃描模式，一本振從1到6循環(huán)，一本振駐留時間為UST；工作模式為3時為重點掃描模式，一本振以駐留時間UST從minFQ到maxFQ循環(huán)。二本振控制：二本振以周期ST在0，1，2之間循環(huán)。

（2）天線控制。天線的控制與接收機的控制相似，工作模式為1時波位選擇輸入的固定波位，三個陣面的當前波位分別為BeamPos_1，BeamPos_2，BeamPos_3（取值1-24）；工作模式2時為掃描模式，三陣面當前波位從1到24循環(huán)，每個波位駐留時間為UBT；模式3時為重點掃描模式，當前波位從最小波位（minBP）到最大波位（maxBP）循環(huán)，每個波位駐留時間為uBT。

2.2 生成接收機控制碼

工作模式為1時直接光纖接收一本振；工作模式為2時，第N個周期時一本振為（N-1）%24+1；工作模式為3時一本振為minFQ +（N-1）%D（D=maxFQ-minFQ）。獲得一本振后再根據(jù)接相關(guān)協(xié)議生成串碼控制接收機。

以接收的ST為周期直接循環(huán)得到二本振。

2.3 生成天線控制碼

控制天線時可以與一本振相似的辦法獲取當前陣面波位，然后根據(jù)當前陣面波位讀取移向碼。系統(tǒng)一共三個陣面，每個陣面24個波位，每個波位14個兩字節(jié)移向碼。通過光纖接收的1008（3*24*14）個移向碼被寫入雙口RAM里，寫地址如表1所示：

工作模式為1時，第一個陣面第一個移向碼低字節(jié)的讀地址為（BeamPos_1-1）*28+1，第二個移向碼低字節(jié)讀地址為高低字節(jié)的讀地址為（BeamPos_1-1）*28+3，依次遞推；第二個陣面第一個移向碼低字節(jié)的讀地址為（BeamPos_2-1）*28+673；第三個陣面第一個移向碼低字節(jié)的讀地址為（BeamPos_3-1）*28+1345。

工作模式為2時，第N個周期時（令K=（N-1）%24；K=0，1……23）第一個陣面第一個移向碼低字節(jié)的讀地址為k*28+1，第二個移向碼低字節(jié)讀地址為k*28+3，依次遞推；第二個陣面第一個移向碼低字節(jié)的讀地址為k*28+673，第三個陣面第一個移向碼低字節(jié)的讀地址為k*28+1345。

工作模式為3時，第N個周期時（令K=（N-1）%D；K=0，1……D-1，D=maxBP-minBP）第一個陣面第一個移向碼低字節(jié)的讀地址為（minBP+k-1）*28+1，第二個移向碼低字節(jié)讀地址為（minBP+k-1）*28+3，依次遞推；第二個陣面第一個移向碼低字節(jié)的讀地址為（minBP+k-1）*28+673，第三個陣面第一個移向碼低字節(jié)的讀地址為（minBP+k-1）*28+1345。

2.4 串口發(fā)送

移向碼信息以同步串口協(xié)議傳給天線，串口由數(shù)據(jù)din，時鐘sclk，和片選nsync組成，效果如圖3所示。

串口程序模塊如圖4所示，其中輸入時鐘為10M。

3 結(jié)束語

該模塊同時完成了對接收機和天線系統(tǒng)的控制與監(jiān)控，在一片F(xiàn)PGA上完成時序和對天線接收機的監(jiān)控，提高了效率，節(jié)省了資源和功耗，減小了設(shè)備體積，在某些體積要求高的項目里有重要意義。

參考文獻

[1]張宇馳.基于FPGA平臺的波控系統(tǒng)設(shè)計[D].南京理工大學，2012，

[2]孫強毅.基于FPGA的中頻數(shù)字接收機設(shè)計與實現(xiàn)[J].信息科學，2009.

作者簡介：劉立業(yè)（1988，04-），男，安徽岳西，漢族，碩士，助理工程師，研究方向：數(shù)據(jù)采集。