連云港杰瑞自動(dòng)化有限公司 巫國(guó)心

基于FPGA的高速連續(xù)采集在伽馬能譜探測(cè)中的應(yīng)用

連云港杰瑞自動(dòng)化有限公司 巫國(guó)心

介紹一種以高速ADC和FPGA為核心，基于連續(xù)采集和FPGA軟件檢測(cè)脈沖峰值的方法用于探測(cè)伽馬射線。文章給出了硬件電路、FPGA算法分析及數(shù)據(jù)傳輸方式，并且已經(jīng)應(yīng)用到石油測(cè)井儀器中。

FPGA；ADC；伽馬射線

0 引言

根據(jù)原子核結(jié)構(gòu)理論，原子核的能量狀態(tài)是不連續(xù)的，存在著分立能級(jí)，處在能量較高的激發(fā)態(tài)能級(jí)E2上的核，當(dāng)它躍遷到低能級(jí)E1上時(shí)，就發(fā)射γ射線，放出的γ射線的光量子能量hv=E2-E1。由此看出原子核放出的γ射線的能量反映了核激發(fā)態(tài)間的能級(jí)差。

探測(cè)不同能量的γ射線時(shí)，首先通過(guò)閃爍晶體將其轉(zhuǎn)換成光脈沖，再由光電倍增管轉(zhuǎn)換成電脈沖,經(jīng)前置放大器放大后由測(cè)量系統(tǒng)中的電路進(jìn)行增益放大、檢測(cè)脈沖幅度，然后對(duì)不同幅度的脈沖分別計(jì)數(shù),得到γ射線能譜。但由于前放輸出的脈沖寬度很?。ǘ酁閡s級(jí)），因此準(zhǔn)確測(cè)量脈沖的幅度就成為精確測(cè)量的關(guān)鍵，目前典型的做法是采用微分電路和鑒幅比較等方法找到脈沖的峰值，在檢測(cè)到峰值同時(shí)啟動(dòng)AD轉(zhuǎn)換，測(cè)量得到脈沖幅度，因此硬件電路較為復(fù)雜，調(diào)試時(shí)也比較繁瑣，在后續(xù)的使用中也常會(huì)出現(xiàn)不能準(zhǔn)確捕獲峰值的問(wèn)題。文章采用FPGA配合高速ADC芯片的方式，對(duì)前置放大器輸出的脈沖信號(hào)進(jìn)行連續(xù)采樣，通過(guò)FPGA的數(shù)據(jù)分析和處理，捕獲脈沖峰值信息，存儲(chǔ)到FPGA的內(nèi)部RAM中，周期性的通過(guò)SPI串行通訊傳輸給上位機(jī)，而FPGA的高速數(shù)據(jù)吞吐量和數(shù)據(jù)處理能力，為此方案提供了技術(shù)保證。

1 硬件系統(tǒng)設(shè)計(jì)

硬件電路部分主要包括前端脈沖信號(hào)處理、ADC和FPGA三個(gè)部分。

1.1 FPGA芯片和ADC芯片介紹

高速ADC芯片是12位模數(shù)轉(zhuǎn)換器,最大轉(zhuǎn)換速率可達(dá)40MS/s, 具有單端和差分模擬輸入方式，內(nèi)部含有采樣保持電路，可選擇內(nèi)部參考源和外部參考源,每次采樣只要三個(gè)時(shí)鐘周期，但由于采用四級(jí)流水結(jié)構(gòu),每個(gè)時(shí)鐘周期都將輸出三個(gè)時(shí)鐘周期前的采樣值。

FPGA選用Actel公司的芯片，其獨(dú)特的基于Flash架構(gòu)的FPGA在低功耗、安全性、可靠性等方面具有卓越表現(xiàn)，特有的單芯片上電即行無(wú)需配置的特點(diǎn)，也簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，使得器件可以執(zhí)行重要的系統(tǒng)初始化任務(wù)，并節(jié)省了物料成本和PCB空間，同時(shí)也提高了器件的安全性。

1.2 硬件電路設(shè)計(jì)

高速ADC芯片具有單端和差分模擬輸入方式，設(shè)計(jì)中采用單端輸入方式，CLK 是AD轉(zhuǎn)換時(shí)鐘輸入端，決定AD的轉(zhuǎn)換速率，本方案由FPGA輸出30MHz時(shí)鐘作為AD轉(zhuǎn)換時(shí)鐘，因此設(shè)計(jì)中的AD轉(zhuǎn)換速率為30MS/s；OTP為超量程指示，超量程時(shí)輸出高電平，否則輸出低電平，接入FPGA的IO口；BIT1-BIT12為AD轉(zhuǎn)換輸出，BIT1為最高位MSB，BIT12為最低位LSB，BIT1-BIT12全部接入FPGA的IO口。硬件電路設(shè)計(jì)示意如圖1所示。

圖1 硬件電路設(shè)計(jì)示意圖

2 軟件系統(tǒng)設(shè)計(jì)

FPGA軟件部分設(shè)計(jì)主要包括脈沖峰值檢測(cè)、數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)傳輸三個(gè)部分，由Libero IDE集成開發(fā)環(huán)境完成。Libero IDE是Actel公司針對(duì)其所有FPGA設(shè)計(jì)的一套完整的軟件開發(fā)套件，能快速有效地管理整個(gè)設(shè)計(jì)流程，從設(shè)計(jì)、綜合、仿真，到基礎(chǔ)規(guī)劃、布局布線、時(shí)序約束和分析、功率分析以及程序文件生成。

高速ADC芯片轉(zhuǎn)換速率為30MS/s，即每隔33ns刷新ADC端口數(shù)據(jù)，F(xiàn)PGA按一定時(shí)序讀出ADC的輸出數(shù)據(jù)后，經(jīng)過(guò)多級(jí)緩存、加窗濾波、微分過(guò)零、消除信號(hào)飽和堆疊等影響，檢測(cè)到脈沖峰值。設(shè)計(jì)中充分利用FPGA的靈活性，根據(jù)實(shí)際測(cè)量信號(hào)的不同調(diào)整比較門檻、濾波方式等方法，準(zhǔn)確獲取脈沖峰值信息。在數(shù)據(jù)處理時(shí)特別注意以下幾點(diǎn)方面：1)準(zhǔn)確識(shí)別出微弱脈沖；2)剔除假脈沖的信號(hào)；3)能檢測(cè)出相鄰很近或堆疊的脈沖。

由于數(shù)據(jù)采集、處理、傳輸必須同步進(jìn)行，設(shè)計(jì)中采用在FPGA內(nèi)開辟兩塊1024×8bit RAM，采取乒乓操作的方式在兩塊RAM間切換存儲(chǔ)和傳輸，當(dāng)RAM1用來(lái)存儲(chǔ)的同時(shí)可將RAM2的數(shù)據(jù)傳輸出去，然后再切換到RAM2用來(lái)存儲(chǔ)的同時(shí)RAM1用來(lái)傳輸，滿足了脈沖信號(hào)連續(xù)采集、處理、傳輸?shù)囊蟆?/p>

FPGA實(shí)現(xiàn)SPI通訊接口模塊參照各類MCU等常見的SPI外設(shè)模式設(shè)計(jì)，除了SPI數(shù)據(jù)線、時(shí)鐘線、片選線外，還包括寫入寄存器DATA_IN，讀出寄存器DATA_OUT，發(fā)送待命標(biāo)志TX_ RDY，接收完標(biāo)志RX_RDY，讀寫寄存器控制RD_WR，另外可以在模塊內(nèi)部根據(jù)需要配置CPOL和CPHA模式及通訊的數(shù)據(jù)寬度為8位或16位。

3 在石油測(cè)井儀器中的應(yīng)用

γ射線探測(cè)在在放射性分析如醫(yī)學(xué)、天文學(xué)、礦產(chǎn)等方面都有應(yīng)用，采用此設(shè)計(jì)在自然伽馬能譜測(cè)井儀器中測(cè)量AM镅的γ射線能譜圖如圖2所示，橫坐標(biāo)代表脈沖幅度即粒子的能量值，縱坐標(biāo)代表周期時(shí)間內(nèi)脈沖數(shù)目即射線強(qiáng)度，在測(cè)量的準(zhǔn)確性和能量分辨率上均達(dá)到設(shè)計(jì)要求。

圖2 AM镅γ射線能量分布圖

4 結(jié)束語(yǔ)

文章采用高速ADC連續(xù)采集，F(xiàn)PGA軟件檢測(cè)脈沖峰值的方法探測(cè)γ射線，較以往方法集成度更高，能量區(qū)分更為精細(xì)，采用FPGA也為后續(xù)的算法改進(jìn)、擴(kuò)展升級(jí)提供更大的靈活性。同時(shí)在更換探測(cè)器和進(jìn)行參數(shù)調(diào)整后，還能用來(lái)探測(cè)α、β、x、快中子等不同的放射性輻射，還可適用于其它類似的高速數(shù)據(jù)采集系統(tǒng)中。

[1]龐巨豐．測(cè)井儀器方法及原理[M]．西安:石油出版社,2001．

[2]謝一岡,陳昌,王曼等．粒子探測(cè)器與數(shù)據(jù)獲取[M]．北京:科學(xué)出版社,2003:201-202

[3]Analog Devices Inc,Complete 12-Bit 1．5/3．0/10．0 MSPS Monolithic A/D Converters AD9221/AD9223/AD9220 REV．E．pdf

巫國(guó)心（1982—），男，江蘇連云港人，學(xué)士，工程師，主要研究方向?yàn)槭蜏y(cè)井儀器。

項(xiàng)目來(lái)源：國(guó)家國(guó)際科技合作專項(xiàng)資助，項(xiàng)目編號(hào)：2015DFA61030。