李相敏，康 壯

(長江大學(xué)文理學(xué)院，湖北 434020)

新型高性能超寬帶低噪聲放大器設(shè)計(jì)

李相敏，康 壯

(長江大學(xué)文理學(xué)院，湖北 434020)

基于0.18 μm CMOS工藝，設(shè)計(jì)了一款工作于4.2～11.9 GHz的低噪聲超寬帶低噪聲放大器(LNA)。該LNA采用一種增強(qiáng)π型匹配輸入網(wǎng)絡(luò)實(shí)現(xiàn)超寬帶輸入阻抗匹配以及平坦的高增益。為了取得較低且平坦的噪聲系數(shù)，將二階噪聲系數(shù)頻率響應(yīng)的極點(diǎn)頻率和極點(diǎn)品質(zhì)因數(shù)優(yōu)化到最大平坦?fàn)顟B(tài)。流片實(shí)現(xiàn)的芯片測試結(jié)果表明：該LNA消耗了10.1 mW的功耗，在低于13.3 GHz的頻率下S11均低于-10 dB，在頻率2～12.2 GHz間，取得了12.6±1.5 dB的高增益，表明該LNA的3 dB帶寬為10.2 GHz。而且，該LNA在8 GHz下取得了2.4 dB的最小噪聲系數(shù)，在4.2～11.9 GHz頻率間，噪聲系數(shù)為2.6±0.2 dB。在8 GHz頻率下，測試得到的輸入三階交調(diào)截止點(diǎn)IIP3為-0.5 dBm。

高性能；低噪聲放大器；超寬帶；低功耗

0 引 言

近年來，性能優(yōu)良的超寬帶CMOS低噪聲放大器(LNA)在文獻(xiàn)中多有報(bào)道[1]。例如，文獻(xiàn)[2]報(bào)道了一種超低功耗的超寬帶LNA，該LNA在0.5 V電壓供電下，消耗了0.75 mW的功耗，取得了12.6 dB的增益，但是噪聲系數(shù)性能較差，高達(dá)5.5 dB；文獻(xiàn)[3]所報(bào)道的基于65 nm CMOS設(shè)計(jì)完成的LNA，增益為13 dB，噪聲系數(shù)取得了2.1～3.5 dB的良好性能，但是由于電路中的有源器件過多，導(dǎo)致了功耗過大，功耗高至20.8 mW；文獻(xiàn)[4]報(bào)道了一款基于90 nm CMOS工藝設(shè)計(jì)完成的兩級LNA，雖然取得了7.2 mW的較低功耗， 11±1.5 dB的較平坦增益S21，但是噪聲系數(shù)性能較差；文獻(xiàn)[5]采用寬帶雙級RLC分支輸入匹配網(wǎng)絡(luò)實(shí)現(xiàn)兩級CMOS LNA的超寬帶工作，但是該結(jié)構(gòu)需要嵌入五個(gè)電感，占用了過大的芯片面積，不利于成本的降低；為了進(jìn)一步降低文獻(xiàn)[5]中LNA的功耗，文獻(xiàn)[6]引入了襯底正向偏置技術(shù)，但是退化了電路的噪聲，并且仍需要在電路中嵌入五個(gè)電感；本文為了同時(shí)實(shí)現(xiàn)小芯片面積、合理的功耗、較高且平坦的增益、和較低且平坦的噪聲系數(shù)，提出并設(shè)計(jì)了一種嵌有三個(gè)電感的超寬帶兩級LNA。

1 電路設(shè)計(jì)

本文所提出的基于反相器形式的兩級LNA電路圖如圖1(a)所示，電路中晶體管M2和M4分別利用晶體管M1和M3的偏置電流，不需增加額外的驅(qū)動電流，降低了電路整體功耗。

圖1 提出的CMOS LNA (a) 電路圖 (b) 輸入等效電路

圖1(b)所示為用于計(jì)算LNA輸入阻抗ZIN的小信號輸入等效電路，經(jīng)分析，可得ZIN的表達(dá)式如下所示：

(1)

其中，RF為從并聯(lián)-并聯(lián)反饋電阻R1左端看進(jìn)去的等效電阻，CGS1和CGS2分別為晶體管M1和M2的柵源間電容。由晶體管M3的柵源間電容CGS3、LG2和晶體管M4的柵源間電容CGS4組成的π型網(wǎng)絡(luò)的輸入阻抗Zπ，在大約15 GHz頻率處無窮大，因此可以假設(shè)在電路工作的整個(gè)頻帶內(nèi)忽略掉Zπ的影響，進(jìn)而可得RF可近似表達(dá)為：

(2)

為了取得較寬的阻抗匹配，要使RF≈ZO=ZIN(ZO為特性阻抗，50 Ω)，進(jìn)而利用RF≈ZIN關(guān)系式，推得在以下兩個(gè)頻率ω01、ω02處可以獲得完美的輸入匹配狀態(tài)[7]。

(3)

(4)

在電路設(shè)計(jì)中，選取合適的參數(shù)，使得CGS1≈CGS2=C，式(4)可簡化為：

(5)

圖2(a)給出了一種傳統(tǒng)的LNA電路，以用于與本文所提出的電路相比較，無源器件CIN退化了電路的噪聲性能。圖2(b)所示為此傳統(tǒng)LNA的小信號輸入等效電路。根據(jù)實(shí)際情況，假設(shè)CIN≈C，并且CGS1+CGS2≈C，可得到該傳統(tǒng)LNA在以下兩個(gè)頻率ω01、ω02處可以獲得良好的輸入匹配狀態(tài)。

(6)

(7)

圖2 傳統(tǒng)LNA (a) 電路圖 (b)輸入等效電路

ω02越大，電路的輸入匹配帶寬越寬，由式(5)和式(7)比較可見，本文所提出的LNA表現(xiàn)出了更寬的帶寬，可以實(shí)現(xiàn)更寬的阻抗匹配。

表征本文所提出的LNA增益的S21參數(shù)為[7]：

(8)

(9)

式(8)中，第一項(xiàng)和第三項(xiàng)的幅度隨著頻率的增加而增加，第二項(xiàng)和第四項(xiàng)的幅度隨著頻率的增加而降低，最終結(jié)果使得放大器可以在較寬的頻帶內(nèi)實(shí)現(xiàn)平坦的高增益。

由于第一級電路具有較高的增益，因此可忽略第二級電路噪聲對整體LNA的影響，因此該LNA的噪聲系數(shù)可表示為[7-8]：

(10)

其中：

(11)

(12)

(13)

(14)

由式(10)中的第三項(xiàng)可以看出CGS1可以減弱源阻抗RS熱噪聲的影響，尤其在高頻下，此效果更加顯著。而且，由式子中的第五項(xiàng)可得，為了進(jìn)一步降低RS對電路噪聲系數(shù)的影響，本文選取較大的R1電阻值，因而可得LNA的噪聲系數(shù)主要由第四項(xiàng)所決定，也就是說由晶體管M1和M2的漏極噪聲所決定，本設(shè)計(jì)中將Qdn和ω0,dn調(diào)整到最大平坦變化狀態(tài)，因此可得到較低的且平坦的噪聲系數(shù)。

2 測試結(jié)果與討論

基于SMIC 0.18 μm CMOS工藝，對本文的LNA進(jìn)行設(shè)計(jì)并流片實(shí)現(xiàn)，圖3給出了本文所設(shè)計(jì)實(shí)現(xiàn)的LNA芯片照片，面積大小為0.91×0.56 mm2。此電路在1.8 V的工作電壓下，消耗了10.1 mW的功耗。圖4所示為輸入反射系數(shù)S11的測試結(jié)果，此LNA在頻率4.2～11.9 GHz間，S11為-11.5～-12.8 dB，并且在低于13.3 GHz的頻率下S11均低于-10 dB。

圖3 超寬帶CMOS LNA芯片照片

圖4 LNA的S11測試結(jié)果

圖5給出了LNA的噪聲系數(shù)NF的測試結(jié)果，該LNA在8 GHz下取得了2.4 dB的最小噪聲系數(shù)，在4.2～11.9 GHz頻率間，噪聲系數(shù)為2.6±0.2 dB。圖6給出了增益S21前仿真、后仿真和實(shí)際測試對比結(jié)果，可見測試結(jié)果表明在頻率2～12.2 GHz間，取得了12.6±1.5 dB的高增益，表明該LNA的3 dB帶寬為10.2 GHz，而且，前仿真、后仿真以及測試結(jié)果三者之間的誤差在正常的測試誤差范圍內(nèi)。圖7 給出了輸入三階交調(diào)截止點(diǎn)IIP3在8 GHz頻率下的測試結(jié)果，IIP3為-0.5 dBm，取得了良好的線性度。

圖5 噪聲系數(shù)NF測試結(jié)果

表1給出了該LNA與以往文獻(xiàn)中所報(bào)道的超寬帶LNA的對比結(jié)果，其中品質(zhì)因素FOM指標(biāo)采用式(7)計(jì)算得到，由表1可見，本文所提出的LNA具有較小的芯片面積，較低的噪聲系數(shù)，較平坦的高增益，以及最高的FOM指標(biāo)。

圖6 增益S21電路仿真、版圖后仿真以及測試結(jié)果

圖7 輸入三階交調(diào)截止點(diǎn)IIP3測試結(jié)果

(7)

其中，BW為電路的頻帶寬度，PD為電路的功耗。

表1 超寬帶CMOS LNA比較結(jié)果

3 結(jié) 語

本文在理論分析的基礎(chǔ)上，針對以往文獻(xiàn)中所報(bào)道的超寬帶LNA的不足，提出并流片實(shí)現(xiàn)了一種低功耗、低相位噪聲以及高增益的超寬帶CMOS LNA。芯片實(shí)測結(jié)果表明，該LNA在4.2～11.9 GHz超寬工作頻率下，實(shí)現(xiàn)了較好的性能，表明本文所提出的LNA電路結(jié)構(gòu)以及設(shè)計(jì)方法非常適合于超寬帶通信系統(tǒng)中。

[1] 黃陽鎮(zhèn), 耿軍平, 金榮洪, 等. C波段下變頻器的設(shè)計(jì)與實(shí)現(xiàn) [J]. 中國電子科學(xué)研究院學(xué)報(bào), 2014, 9(6): 643-647.

[2] PARVIZI M, ALLIDINA K, GAMAL M N. A sub-mW, ultra-low-voltage, wideband low-noise amplifier design technique [J]. IEEE Transactions on Very Large Scale Integration Systems, 2015, 23(6): 1111-1122.

[3] CHUNG T, LEE H, JEONG D, et al. A wideband CMOS noise-canceling low-noise amplifier with high linearity [J]. IEEE Microwave and Wireless Components Letters, 2015, 25(8): 547-549.

[4] SAPONE G, PALMISANO G. A3-10-GHz low-power CMOS low-noise amplifier for ultra-wideband communication [J]. IEEE Transactions on Microwave Theory and Technology, 2011, 59(3): 678-686.

[5] WU C H, LIN Y S, LEE J H, et al. A 2.87±0.19 dB NF 3.1～10.6 GHz ultra-wideband low-noise amplifier using 0.18 μm CMOS technology. (In): IEEE. IEEE Radio and Wireless Symposium (RWS) [C] //. CA Santa Clara: IEEE, 2012: 227-230.

[6] WU C H, LIN Y S, WANG C C. A 3.1～10.6 GHz current-reused CMOS ultra-wideband low-noise amplifier using self-forward body bias and forward combining techniques [J]. Microwave and Optical Technology Letters, 2013, 55(10): 2296-2302.

[7] LIN Y S, CHANG J F, LU S S. Analysis and design of CMOS distributed amplifier using inductively peaking cascaded gain cell for UWB systems [J]. IEEE Transactions

on Microwave Theory and Technology, 2011, 59(10): 2513-2524.

[8] CHIU H W, LU S S, LIN Y S. A 2.17-dB NF 5-GHz-band monolithic CMOS LNA with 10-mW DC power consumption [J]. IEEE Transactions on Microwave Theory and Technology, 2005, 53(3): 813-824.

[9] HU B, YU X P, LIM W M, et al. Analysis and design of ultra-wideband low-noise amplifier with input/output bandwidth optimization and single-ended/differential-input reconfigurability [J]. IEEE Transactions on Industrial Electronics, 2014, 61(10): 5672-5680.

[10]LEE H, Chung H, Seo H, et al. A wideband differential low-noise-amplifier with IM3 harmonics and noise canceling [J]. IEEE Microwave and Wireless Components Letters, 2015, 25(1): 46-48.

Design of a New High-Performance Ultra-Wideband Low-Noise Amplifier

LI Xiang-min， KANG Zhuang

(Yangtze University College of Arts and Sciences, Hubei 434020, China)

A low noise-figure (NF) and high power gain 4.2～11.9 GHz ultra-wideband low-noise amplifier (UWB LNA) using 0.18 CMOS technology is reported. An enhanced π-match input network is used to achieve wideband input impedance matching as well as high and flat gain. To achieve low and flat NF, the pole frequency and pole quality factor of the second-order NF frequency response are tuned to approximate the maximally flat condition. The LNA consumes 10.1 mW, achieving S11 lower than -10 dB for frequency lower than 13.3 GHz. Additionally, high and flat gain of 12.6±1.5 dB is achieved for frequencies 2～12.2 GHz, which means the corresponding 3-dB bandwidth is 10.2 GHz. Furthermore, the LNA achieves minimum NF of 2.4 dB at 8 GHz and NF of 2.6±0.2 dB for frequencies of 4.2～11.9 GHz. The measured input third-order intermodulation point (IIP3) is -0.5 dBm at 8 GHz.

High performance; low noise amplifier; ultra wideband; low power

10.3969/j.issn.1673-5692.2017.01.019

2016-09-17

2017-01-09

李相敏(1981—)，男，湖北人，實(shí)驗(yàn)師，主要研究方向?yàn)槌瑢拵У驮肼暦糯笃髟O(shè)計(jì)；

E-mail: limin_jinzhou@sina.com；

康 壯(1987—)，男，湖北人，助教，主要研究方向?yàn)樯漕l電路。

TN432

A

1673-5692(2017)01-106-05