盛川,張永順,路文龍
(空軍工程大學 防空反導學院, 陜西 西安 710051)
基于FPGA雷達回波環(huán)境模擬系統(tǒng)設計與實現(xiàn)
盛川,張永順,路文龍
(空軍工程大學 防空反導學院, 陜西 西安 710051)
設計實現(xiàn)了一種基于中頻注入的雷達回波環(huán)境模擬系統(tǒng),能夠按照設定的參數(shù)模擬雷達目標回波及干擾環(huán)境。對雷達回波的信號模型及空間傳播模型進行建模,模擬回波信號的距離、角度和速度特性;提出了基于計算機+DSP+FPGA的硬件技術(shù)架構(gòu),使回波模擬系統(tǒng)具備目標航跡與干擾參數(shù)設置、雷達工作狀態(tài)解算、目標及干擾回波模擬等功能;通過與實際雷達聯(lián)調(diào)聯(lián)測表明,系統(tǒng)較好地模擬了雷達回波環(huán)境,能夠有效滿足戰(zhàn)勤人員的操作訓練需求。
雷達回波;干擾環(huán)境;中頻注入;DSP;FPGA;數(shù)字和-差網(wǎng)絡
隨著雷達技術(shù)的不斷發(fā)展,雷達的結(jié)構(gòu)、體制越來越復雜,所面臨的電磁干擾環(huán)境也日趨嚴峻,如何在雷達的使用、維護階段,提高雷達操作人員的戰(zhàn)術(shù)水平,成為日益突出的問題。雷達電磁干擾環(huán)境構(gòu)建方法的發(fā)展是與雷達理論和技術(shù)的發(fā)展相適應的[1]。一方面,雷達技術(shù)的發(fā)展需要新的雷達電磁干擾環(huán)境構(gòu)建方法與之相適應;另一方面,雷達電磁干擾環(huán)境構(gòu)建方法為雷達技術(shù)研發(fā)和驗證提供了有力的技術(shù)支持,兩者相互平衡,共同發(fā)展[2]。
雷達回波環(huán)境構(gòu)建按其試驗環(huán)境來分,可分為外場環(huán)境構(gòu)建和內(nèi)場環(huán)境構(gòu)建兩大類方法。外場地面模擬和外場動態(tài)飛行模擬是2種常見的外場仿真方法。外場地面模擬方法是將模擬器輻射饋源通過高架設備放置在雷達天線外部(滿足遠區(qū)條件),可模擬典型干擾和航路捷徑為0的目標回波,但不能模擬角度,無法有效模擬有一定戰(zhàn)術(shù)背景的復雜回波環(huán)境;外場動態(tài)飛行方法仿真的置信度高,但由于費效比低、作戰(zhàn)任務組織協(xié)調(diào)困難等多方面的原因,通常僅對典型作戰(zhàn)環(huán)境進行仿真,多用于大型實兵演習,無法用于日常的作戰(zhàn)訓練。近年來,基于現(xiàn)代仿真技術(shù)和數(shù)字電路技術(shù)的內(nèi)場環(huán)境構(gòu)建方法[3-6]因為具有可重復性好、易擴展、靈活、經(jīng)濟等優(yōu)點已被學界廣泛關(guān)注。其中,基于中頻注入的雷達回波信號模擬器[7-8]體積小,通用性強,可模擬復雜空情,十分符合模擬訓練設備與裝備的一體化的發(fā)展趨勢[9]。
1.1 回波信號波形
某雷達發(fā)射信號采用線性調(diào)頻脈沖,在信號處理時進行脈沖壓縮,可獲得遠的作用距離和高的距離分辨力。線性調(diào)頻信號可以表示如下[10]:
Si=A·rect(t/τ)·cos(2πf0t+μt2/2+φ0),
(1)
式中:A為脈沖幅度;rect(t/τ)為矩形脈沖信號;f0為脈沖信號的載頻。
在脈沖寬度τ內(nèi),信號角頻率由2πf0-μτ/2變化到2πf0+μτ/2,調(diào)頻帶寬為μτ/2π。目標的發(fā)射回波信號為
(2)
式中:K為回波幅度衰減系數(shù);Δt為回波延遲時間。
1.2 距離、速度、角度及功率模型
目標回波的距離和速度模擬可通過控制仿真回波相對雷達探測脈沖的時間延遲和頻率偏移來實現(xiàn)。
(1) 目標回波距離模型
將目標視為點目標,仿真回波相對雷達探測脈沖的距離延遲tR可表示為
(3)
式中:R0為目標與雷達的初始距離;v為目標與雷達的徑向速度(臨近時為正,背離時為負);c為光速。
從式(3)可以看出,距離延遲tR隨目標運動而變化,當目標臨近制導雷達飛行時,v為正,tR隨時間逐漸減?。划斈繕吮畴x制導雷達飛行時,v為負,tR隨時間逐漸增大。進行目標仿真時,通過改變仿真目標相對雷達探測脈沖的距離延遲,可達到控制仿真目標距離變化的作用。
(2) 目標回波速度模型
目標回波多普勒頻率的大小和振幅,可表征目標相對雷達徑向速度的大小和方向。目標多普勒頻率fd可表示為
fd=2v/λ,
(4)
式中:λ為雷達載波波長。
(3) 目標回波角度模型
仿真目標通過中頻注入的方式進行雷達接收系統(tǒng),仿真回波信號需模擬和Σ、高低差Δ1、方位差Δ23路。對于振幅和-差單脈沖雷達來說,目標回波Σ通道信號的大小反映目標回波功率的強弱,由回波功率模型來確定;目標回波Δ通道信號(高低差Δ1和方位差Δ2)的大小和正負,反映目標偏離雷達主波束中心的程度和方向。
要精確地仿真目標回波的角誤差信號,需依據(jù)雷達陣面特性,對相控陣天線方向圖進行仿真,本文僅針對典型角誤差信號特性曲線(“S”曲線)進行建模,說明角誤差信號的仿真原理。
振幅和-差單脈沖雷達接收前端工作原理如圖1所示。天線A1,A2分別接收來自目標反射的回波信號,經(jīng)和差器處理后,分別輸出Σ通道回波信號us和Δ通道回波信號ud,如圖1所示[11]。
圖1 單脈沖雷達接收前端工作原理Fig.1 Control process of pull-off jamming
us=u1+u2=U[F(θ0-θ)+F(θ0+θ)]cosωt,
(5)
ud=u1-u2=U[F(θ0-θ)-F(θ0+θ)]cosωt,
(6)
式中:U為天線A1和A2輸入端信號振幅;F(θ)為天線A1和A2歸一化方向圖函數(shù);θ0為天線Σ波束指向與Δ波束指向夾角;ω為信號圓頻率。
將Δ通道回波信號歸一化:
(7)
假設天線方向圖用下列函數(shù)近似:
(8)
為簡單起見,取θ0.5=λ/D,D=λ/2,θ0=θ0.5/3時,將式(8)代人式(7)可獲得雷達射頻前端回波信號和差比,現(xiàn)分別對Σ信號、Δ信號、和差比特性進行仿真,仿真結(jié)果如圖2所示。
圖2可看出,對目標角度進行仿真,主要是控制射頻端仿真目標信號的和差比值,依據(jù)“和差比特性曲線”可知,角誤差為0時,和差比值為0,在主波束3 dB寬度內(nèi),逐漸朝±1過渡。
圖2 雷達射頻前端和、差特性曲線Fig.2 Sum-difference characteristics of radar RF front-end
(4) 目標回波功率模型
目標回波的功率變化與很多因素有關(guān),包括如雷達的發(fā)射功率、天線增益,波長、目標的RCS(radar cross section)大小、離雷達的距離等。在雷達發(fā)射功率、天線增益、波長一定的情況下,目標回波的功率僅與目標的RCS和距離有關(guān)。目標回波功率Pr可用雷達方程[12]來描述:
(9)
式中:Pt為雷達發(fā)射功率;λ為雷達輻射信號波長;G為天線在目標方向上的增益;R為目標距離;σ為目標RCS。
由式(9)可知,目標回波功率Pr與天線增益G2和目標RCS成正比,與R4成反比。
1.3 干擾仿真模型
干擾回波模擬主要包括欺騙干擾模擬、積極雜波干擾模擬、無源雜波干擾模擬等。
(1) 欺騙干擾仿真
欺騙干模回波模擬其本質(zhì)與目標回波模擬相同,主要包括假目標干擾、距離拖引干擾、速度拖引干擾及距離-速度聯(lián)合拖引干擾等。依據(jù)不同的欺騙干擾類型,如1.1,1.2節(jié)所示,模擬產(chǎn)生欺騙干擾回波的距離、速度、角度及功率特性。以距離拖引干擾為例加以說明,其他維度的欺騙干擾產(chǎn)生原理與之類似。拖引型干擾的控制過程如圖3所示,大都包括停拖(保持)、拖引和關(guān)閉3個階段,并據(jù)此為循環(huán)反復。
圖3 拖引干擾控制過程圖Fig.3 Control process of pull-off jamming
令拖引周期為Tj,距離拖引干擾的假目標距離函數(shù)可表示為
(10)
式中:R為真實目標距離;v為拖引速度。
式(10)可作如式(11)轉(zhuǎn)化:
(11)
式中:Δtf為轉(zhuǎn)發(fā)延時。
(2) 積極雜波干擾仿真
干擾機常使用的有源雜波干擾主要包括噪聲調(diào)幅干擾和噪聲調(diào)頻干擾2種。
常用的噪聲調(diào)幅干擾模型為
J(t)=[U0+Un(t)]cos(ωjt+φ),
(12)
式中:U0為信號幅度;ωj為信號圓頻率;Un(t)為調(diào)制信號,通常為零均值,廣義平穩(wěn)隨機過程;φ~U[0,2π],且為與Un(t)相互獨立的隨機變量。
常用的噪聲調(diào)頻干擾模型為
(13)
(3) 無源雜波干擾仿真
無源雜波干擾模擬較為復雜,目前常用的幅度分布模型有瑞利分布、對數(shù)正態(tài)分布、威布爾分布和K分布,功率譜模型有高斯譜、柯西譜和全極化譜等[13]。本文采用非遞歸濾波法構(gòu)建該模型以實現(xiàn)對無源雜波信號的仿真。
該方法將高斯白噪聲通過具有高斯響應的FIR(finite impulse response)濾波器,則其輸出信號具有高斯型功率譜,且信號幅度具有高斯型概率密度函數(shù),該過程如圖4所示。
圖4 無源雜波形成原理Fig.4 Form principle of passive clutter jamming
設期望得到的雜波歸一化功率譜為
(14)
對于N階FIR濾波器,其FIR濾波器的期望響應可表示為
(15)
式中:Ci為傅里葉級數(shù)的系數(shù);Ts為采樣周期。
(16)
由式(15)可知,hi與Ci間有如下關(guān)系:
(17)
當給定σf和Ts值時,可求出得FIR濾波器的權(quán)系數(shù),結(jié)合被測雷達特點,本文采用N= 12的FIR濾波器實現(xiàn)相關(guān)高斯雜波模型。
2.1 設計要求
(1) 信號波形
和-差單脈沖線形調(diào)頻波形。
(2) 信號頻率
中心頻率100 MHz,帶寬2 MHz。
(3) 信號模擬能力
目標:4批/波位;
欺騙干擾:2批/波位;
雜波干擾:2批積極雜波干擾/波位,含無源雜波干擾;
掃描扇區(qū)內(nèi)目標/干擾:100批。
(4) 信號動態(tài)
數(shù)字通道48 dB,模擬通道80 dB。
2.2 設計方案
回波環(huán)境模擬系統(tǒng)工作原理如圖5所示,由目標及干擾特性模型、時/頻控制模塊、數(shù)字信號合成模塊、數(shù)字濾波及混頻模塊、DAC(digital to analog converter)等部分組成。其中目標及干擾特性模型包括:目標特性模型、無源雜波模型、有源干擾模型等,主要用于形成仿真回波基帶數(shù)據(jù)及干擾數(shù)據(jù),為減少計算規(guī)模,無源雜波模擬采用RAM(random access memory)緩存雜波數(shù)據(jù),回放式仿真方式實現(xiàn)。目標及干擾控制數(shù)據(jù)與各時頻/控制模塊組成多個DDS
圖5 系統(tǒng)功能框圖Fig.5 Functional structure diagram of system
(direct digital synthesizer)單元,通過系統(tǒng)參數(shù)設置,可實現(xiàn)各模擬仿真通道的距離、速度和角度模擬[14]。數(shù)字信號合成模塊將各DDS單元送來的基帶數(shù)據(jù)分別按和、差通道進行合成,經(jīng)插值濾波和上變頻后,由DAC轉(zhuǎn)換為模擬信號輸出。為加大目標仿真的動態(tài)范圍,以有效對積極干擾進行模擬,目標通道4采用模擬和-差網(wǎng)絡對角度進行仿真,使目標信號輸出動態(tài)由48 dB增大至80 dB,并通過輸出端的3個加法器與其他通道模擬信號混合后注入雷達系統(tǒng)。其他通道角度模擬經(jīng)FPGA(field programmable gate array)通過數(shù)字和-差網(wǎng)絡形成。
和-差網(wǎng)絡結(jié)構(gòu)如圖6所示,主要由衰減器、0/π變換器及相位和增益微調(diào)部分組成。系統(tǒng)分別采用數(shù)字和模擬2種方式構(gòu)建,數(shù)字和-差網(wǎng)絡信號動態(tài)由DAC位數(shù)、底噪決定;模擬和-差網(wǎng)絡信號動態(tài)主要受通道隔離度限制。系統(tǒng)依照1.2,1.3節(jié)模型對模擬回波信號增益和相位進行控制。
圖6 數(shù)字和-差網(wǎng)絡結(jié)構(gòu)圖Fig.6 Structure diagram of digita Σ-Δ network
系統(tǒng)硬件拓撲結(jié)構(gòu)如圖7所示。由主控計算機,DSP(digital signal processor),F(xiàn)PGA,DAC及其相關(guān)外圍電路組成。主控計算機用于目標航跡編輯、管理和干擾參數(shù)設置。DSP形成目標及干擾的點跡參數(shù)及控制數(shù)據(jù),并在雷達同步信號作用下,控制整個硬件系統(tǒng)按雷達時序工作。FPGA完成全部的回波基帶數(shù)據(jù)計算、中頻數(shù)據(jù)產(chǎn)生及接口管理等工作,主要包括距離、速度調(diào)制;構(gòu)成各通道數(shù)字和-差網(wǎng)絡;進行角度模擬等。回波基帶數(shù)據(jù)經(jīng)數(shù)字插值濾波和上變頻后,送DAC合成目標Σ,Δ中頻信號。其中,無源雜波干擾仿真數(shù)據(jù)由于數(shù)據(jù)量龐大,由主控計算機實時計算后緩存至FPGA外掛的RAM中,按照雷達工作時序以DDS方式合成[15-16]。
圖7 系統(tǒng)硬件拓撲結(jié)構(gòu)圖Fig.7 Topology structure diagram of hardware system
在完成系統(tǒng)設計后,通過示波器測試了仿真系統(tǒng)輸出的中頻信號,與雷達系統(tǒng)進行聯(lián)調(diào),其中仿真系統(tǒng)輸出中頻信號波形如圖8所示,雷達系統(tǒng)零中頻采樣后波形如圖9所示。
圖8 中頻模擬信號Fig.8 Intermediate-frequency signal
圖8顯示系統(tǒng)在測試狀態(tài)下,產(chǎn)生4批同波位距離可分辨目標+2批雜波干擾信號,滿足設計指標要求。
圖9 幅相檢波信號Fig.9 Orthogonal detection signal
圖9為在雷達系統(tǒng)的實測波形,是經(jīng)過雷達幅相檢波后輸出的零中頻目標信號。實測結(jié)果表明,目標模擬效果達到了預先的設計要求。
本文設計并實現(xiàn)了一種基于FPGA的雷達回波環(huán)境構(gòu)建系統(tǒng),具體結(jié)論如下:
(1) 采用主控計算機+DSP+FPGA的架構(gòu),實現(xiàn)了對雷達干擾環(huán)境仿真系統(tǒng)的構(gòu)建,能夠靈活設置干擾環(huán)境參數(shù),產(chǎn)生逼真的空情環(huán)境,并且滿足實時性要求,在雷達操作人員進行搜索跟蹤目標的訓練中發(fā)揮了重要作用,具有小型化、低成本、結(jié)構(gòu)簡單、通用性強等特點。
(2) 采用數(shù)字和-差網(wǎng)絡與模擬和-差網(wǎng)絡相結(jié)合的方法對目標角度進行模擬,具有硬件規(guī)模小、目標通道數(shù)多、目標動態(tài)范圍大等優(yōu)點。
(3) 采用中頻注入方式進行目標模擬,可模擬目標和干擾角度,仿真置信度高。
系經(jīng)過測試以及與受測雷達聯(lián)調(diào),證明了方案的可行性,對其他類型模擬器的設計具有借鑒意義。
[ 1] LEE M, KIM Y. Design and Performance of a 24-GHz Switch-Antenna Array FMCW Radar System for Automotive Applications [J]. IEEE Trans. Veh. Technol, 2010, 59(5): 2290-2297.
[ 2] LUEKEN T, PEINECKE N, DOEHLER H U, et al. All Flight: Tackling the Brownout Problem [J]. CEAS Aeronautical Journal, 2012,3(1): 1-15.
[ 3] LOUF V, PUJOL O, SAUVAGEOT H, et al. Simulation of Airborne Radar Observations of Precipitating Systems at Various Frequency Bands [J]. IEEE Transactions on Geoscience and Remote Sensing, 2014, 52(3): 1627-1634.
[ 4] YE Hong-xia, JIN Ya-Qiu. Simulation of Multiangular Radar Echoes for Speed Measurement During CE-3 Landing on the Lunar Sinus Iridum Surface [J]. IEEE Transactions on Geoscience and Remote Sensing, 2015, 53(9): 4922-4932.
[ 5] LONG R J, AGILI S S. A Method to Determine Shielding Effectiveness in a Reverberation Chamber Using Radar Cross-Section Simulations with a Planar Wave Excitation [J]. IEEE Transactions on Electromagnetic Compatibility, 2014, 56(5): 1053-1060.
[ 6] PARK J,JOHNSON J,MAJUREC N, et al. Simulation and Analysis of Polarimetric Radar Signatures of Human Gaits [J]. IEEE Transactions on Aerospace and Electronic Systems, 2014, 50(3): 2164-2175.
[ 7] 楊春曉, 謝軍偉, 盛川, 等.基于中頻注入的雷達信號模擬器設計與實現(xiàn)[J].空軍工程大學學報: 自然科學版, 2015, 16(5): 83-87. YANG Chun-xiao, XIE Jun-wei, SHENG Chuan, et al. Design and Realization of Radar Signal Environment Simulator[J]. Journal of Air Force Engineering University: Natural Sciences ed, 2015, 16(5): 83-87.
[ 8] 路文龍, 王和明, 張啟亮, 等. 基于FPGA+PC104的雷達目標模擬器設計[J]. 電子技術(shù)應用,2012, 38(4): 27-30. LU Wen-long, WANG He-ming, ZHANG Qi-liang, et al. Design of Radar Target Simulation System Based on PC104 and FPGA[J]. Application of Electronic Technique, 2012, 38(4): 27-30.
[ 9] YANG Yong, XIAO Shun-Ping, FENG De-Jun, et al. Modelling and Simulation of Spatial-Temporal Correlated K Distributed Clutter for Coherent Radar Seeker [J]. IET Radar, Sonar & Navigation, 2014, 8(1): 1-8.
[10] WAN Yong-lun, LU You-xin. Study of Ultra-Wideband Radar Signals-Generated Technology Using Two-Channel Signal Generator [J]. Journal of Systems Engineering Electronics, 2007, 18(4): 710-715.
[11] 唐毓燕, 黃培康. 稀薄大氣層內(nèi)輕誘餌速度識別法[J]. 系統(tǒng)工程與電子技術(shù), 2008, 30(5): 835-839. TANG Yu-yan, HUANG Pei-kang. Light Decoy Velocity Recognition Method in Thin Atmosphere[J]. Systems Engineering and Electronics, 2008, 30(5): 835-839.
[12] 金珊珊,王春陽,李欣.基于正弦信號調(diào)制的靈巧干擾技術(shù)[J]. 空軍工程大學學報, 2014,15(5): 66-69. JIN Shan-shan, WANG Chun-yang, LI Xin. A Study of Smart Noise Jamming Based on Sinusoidal Modulation[J]. Journal of Air Force Engineering University, 2014,15(5): 66-69.
[13] 張毅.雷達雜波的建模與仿真研究[D].沈陽:東北大學,2008. ZHANG Yi. Modeling and Simulation Study for Radar Clutter[D]. Shenyang: Northeastern University, 2008.
[14] 陳伯孝. 現(xiàn)代雷達系統(tǒng)分析與設計[M].西安: 西安電子科技大學出版社, 2012. CHEN Bo-xiao. The Analysis and Design of Modern Radar[M]. Xi’an: Xidian University Press,2012.
[15] 許德志, 丁才成. 一種基于DDS技術(shù)的信號發(fā)生器研究與實現(xiàn)[J].電子科技, 2010, 23(3):59-61. XU De-zhi, DING Cai-cheng. Study and Realization of a Signal Generator Based on the DDS Technology [J]. Electronic Sci & Tech,2010,23(3):59-61.
[16] MA Jun-ran, ZHANG Chun-xi. FPGA-Based Waveform Generator with DDS [J]. Electronic Measurement Technology, 2006, 29(4): 78-79.
Design and Implementation of Radar Echo Environment Simulation System Based on FPGA
SHENG Chuan, ZHANG Yong-shun, LU Wen-long
(AFEU, Air and Missile Defense College, Shaanxi Xi’an 710051, China)
A radar echo environment simulation system is designed based on intermediate frequency injection. It generates radar echo and jamming environment according to specified parameters. Firstly the signal model and propagation model of radar echo is established to simulate the distance, velocity, and angle of target. Then, the hardware technology architecture of computer, digital signal processor (DSP) and field programmable gate array (FPGA) is proposed, which makes the system realize the functions of target track, jamming parameters setting, radar working state calculation, target and jamming echo simulation, etc. Finally, the implemented system is connected to actual radar for experiments. The results prove that the system can simulate the radar echo of target and jamming environment, which effectively meets the needs of operator's training.
radar echo; jamming evironment; intermediate frequency injection; digital signal processor(DSP); field programmable gate array(FPGA); digital Σ-Δ network
2016-05-23;
2016-06-23 作者簡介:盛川(1979-),男,湖南益陽人。副教授,博士生,主要從事雷達干擾環(huán)境仿真及抗干擾性能評估方向的研究。
10.3969/j.issn.1009-086x.2017.01.030
TN955; TP391.9
A
1009-086X(2017)-01-0181-07
通信地址:710051 西安市灞橋區(qū)長樂東路甲字1號 E-mail:hidaicy@126.com