陜西國(guó)防工業(yè)職業(yè)技術(shù)學(xué)院 張喜鳳

基于Multisim 10的數(shù)字時(shí)鐘的設(shè)計(jì)與仿真

陜西國(guó)防工業(yè)職業(yè)技術(shù)學(xué)院 張喜鳳

Multisim10作為一個(gè)高效的電路設(shè)計(jì)平臺(tái)，是一個(gè)電路原理設(shè)計(jì)、電路功能測(cè)試的虛擬仿真軟件。應(yīng)用Multisim10 電路仿真工具設(shè)計(jì)了一款數(shù)字時(shí)鐘電路，所設(shè)計(jì)的數(shù)字時(shí)鐘可直接在數(shù)碼管上顯示“時(shí)”、“分”、“秒”十進(jìn)制數(shù)字，同時(shí)具有校時(shí)功能，可分別對(duì)“時(shí)”、“分”、“秒”進(jìn)行單獨(dú)校準(zhǔn)。計(jì)時(shí)過(guò)程具有整點(diǎn)自動(dòng)報(bào)時(shí)功能。仿真結(jié)果表明，基于Multisim的數(shù)字時(shí)鐘的設(shè)計(jì)是可行的，這種方法也為其他電子系統(tǒng)的靈活設(shè)計(jì)提供了方向。

數(shù)字時(shí)鐘；Multisim 10；校時(shí)；整點(diǎn)報(bào)時(shí)

引言

Multisim 10作為一個(gè)高效的仿真軟件，是在計(jì)算機(jī)上虛擬出一個(gè)測(cè)試儀器先進(jìn)、元器件品種齊全的電子工作臺(tái)[1-3]，克服了實(shí)驗(yàn)室的條件限制，避免了使用中儀器損壞等不利因素，通過(guò)計(jì)算機(jī)完成電路的功能設(shè)計(jì)、性能分析、時(shí)序測(cè)試以及印刷線路板的自動(dòng)布線，它與傳統(tǒng)的設(shè)計(jì)方式相比較 采用計(jì)算機(jī)虛擬技術(shù)進(jìn)行電子線路的分析和設(shè)計(jì)[4-5]，大大提高了設(shè)計(jì)效率。

數(shù)字時(shí)鐘是用數(shù)字集成電路構(gòu)成并有數(shù)字顯示特點(diǎn)的一種現(xiàn)代計(jì)時(shí)器，與傳統(tǒng)的機(jī)械計(jì)時(shí)器相比，它具有走時(shí)準(zhǔn)、顯示直觀、無(wú)機(jī)械磨損等優(yōu)點(diǎn)，因而廣泛應(yīng)用于車站、碼頭、商店等公共場(chǎng)所[6]。

目前，數(shù)字電子鐘的設(shè)計(jì)，主要是采用計(jì)數(shù)器等集成電路構(gòu)成，由于所用集成電路多，連線雜亂[7]，不便閱讀與設(shè)計(jì)。本文采用層次電路設(shè)計(jì)，應(yīng)用Multisim 10 設(shè)計(jì)了一個(gè)數(shù)字時(shí)鐘電路。所設(shè)計(jì)的數(shù)字時(shí)鐘能直接顯示“時(shí)”、“分”、“秒”十進(jìn)制數(shù)字，同時(shí)具有校時(shí)功能，可分別對(duì)“時(shí)”、“分”、“秒”進(jìn)行單獨(dú)校時(shí)。計(jì)時(shí)過(guò)程具有整點(diǎn)自動(dòng)報(bào)時(shí)功能。

1.設(shè)計(jì)原理及框圖

數(shù)字時(shí)鐘是采用數(shù)字電路實(shí)現(xiàn)“時(shí)”、“分”、“秒”數(shù)字顯示的計(jì)時(shí)裝置[8]。數(shù)字時(shí)鐘的主要功能就是計(jì)時(shí)，因此需要有振蕩器來(lái)產(chǎn)生時(shí)間標(biāo)準(zhǔn)信號(hào)，即1Hz的秒脈沖信號(hào)，然后由計(jì)數(shù)器對(duì)秒脈沖信號(hào)進(jìn)行計(jì)數(shù)，并將累計(jì)的結(jié)果以 “時(shí)”、“分”、“秒”的數(shù)字在數(shù)碼管上顯示出來(lái)[9]。由于計(jì)時(shí)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間一致，故需要在電路上加一個(gè)校時(shí)電路。電路設(shè)計(jì)框圖如圖1所示。

圖1 數(shù)字時(shí)鐘電路設(shè)計(jì)框圖

2.單元電路的設(shè)計(jì)及仿真調(diào)試

使用Multisim所設(shè)計(jì)的數(shù)字時(shí)鐘電路的總電路如圖2所示，下面對(duì)其模塊電路進(jìn)行下介紹。

2.1 振蕩器的設(shè)計(jì)

振蕩器是數(shù)字時(shí)鐘的關(guān)鍵，它的頻率穩(wěn)定性直接影響數(shù)字時(shí)鐘的精度。要產(chǎn)生穩(wěn)定的時(shí)間標(biāo)準(zhǔn)信號(hào)，一般采用石英晶體振蕩器?，F(xiàn)在使用的指針式數(shù)字鐘和數(shù)字顯示的電子鐘都使用石英晶體振蕩器電路。從數(shù)字精度考慮，晶體振蕩器頻率越高，計(jì)時(shí)的精度愈高，但這樣會(huì)使分頻器的級(jí)數(shù)增加。在綜合考慮這兩方面因素的情況下，本設(shè)計(jì)使用的石英晶體頻率為1MHz。

振蕩器電路如圖2左下角的晶體振蕩器電路所示，其中U2A和U2B反相器構(gòu)成多諧振蕩器電路，石英晶體構(gòu)成選頻環(huán)節(jié)。由于當(dāng)頻率為f0時(shí)，石英晶體的電抗X=0，而在其他頻率下電抗都很大，因此只有頻率為f0的信號(hào)能夠順利通過(guò)，滿足振蕩條件。在電路接通后，電路就會(huì)在頻率f0作用下形成自激振蕩。由于該電路的頻率比較穩(wěn)定，但波形不夠理想，因此需要在電路輸出端加一個(gè)反相器U2C，這樣既能起整形作用，使輸出脈沖更接近矩形波，又能起緩沖隔離作用。

圖2 數(shù)字時(shí)鐘電路圖

2.2 分頻器設(shè)計(jì)

石英晶體振蕩器產(chǎn)生的頻率很高，要得到秒信號(hào)需采用分頻電路。分頻器的級(jí)數(shù)和每次的分頻次數(shù)要根據(jù)晶體振蕩器產(chǎn)生的信號(hào)頻率來(lái)確定。如圖2中分頻器電路所示，電路產(chǎn)生的輸出信號(hào)的頻率為1MHz，需經(jīng)過(guò)6級(jí)是分頻電路分頻后才可得到秒信號(hào)。電路中十分頻電路采用的是十進(jìn)制計(jì)數(shù)器74LS160，從計(jì)數(shù)器進(jìn)位端輸出的信號(hào)頻率是時(shí)鐘頻率的十分之一，將前級(jí)的輸出接到后級(jí)的輸入，經(jīng)過(guò)6級(jí)分頻后，就可以得到1Hz的秒脈沖信號(hào)。對(duì)任一級(jí)分頻器進(jìn)行仿真，其仿真波形如圖3所示，可以看出每一級(jí)分頻器都可以很好地實(shí)現(xiàn)十分頻。

圖3 分頻器仿真波形

2.3 秒、分計(jì)數(shù)器的設(shè)計(jì)

有了秒脈沖信號(hào)就可以對(duì)秒信號(hào)進(jìn)行累計(jì)計(jì)時(shí)。根據(jù)60秒進(jìn)1分的原則，秒計(jì)數(shù)器設(shè)計(jì)成六十進(jìn)制計(jì)數(shù)器。電路設(shè)計(jì)采用兩片74LS160，一片接成十進(jìn)制計(jì)數(shù)器，作為秒的個(gè)位;另一片接成六進(jìn)制計(jì)數(shù)器，作為秒的十位，然后將個(gè)位片的進(jìn)位輸出端通過(guò)一個(gè)非門連接到十位片的CLK輸入端，組成六十進(jìn)制計(jì)數(shù)器，完成秒的計(jì)數(shù)功能，其設(shè)計(jì)圖見(jiàn)圖2中的秒計(jì)數(shù)器。

該計(jì)數(shù)器中U1采用直接清零復(fù)位法構(gòu)成的六進(jìn)制計(jì)數(shù)器，U2是十進(jìn)制計(jì)數(shù)器，將U2的進(jìn)位輸出通過(guò)一個(gè)非門直接連接到U1的時(shí)鐘輸入端實(shí)現(xiàn)計(jì)數(shù)器的級(jí)聯(lián)，從而用兩片74LS160實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。

秒的顯示采用兩個(gè)數(shù)碼管，分別顯示秒的個(gè)位和十位。為了簡(jiǎn)化電路，該數(shù)碼管選用了元件庫(kù)中的DCD_HEX元件，這是帶譯碼功能的七段數(shù)碼管，因此電路中省略了譯碼電路。為了調(diào)試電路方便，電路中直接調(diào)用了一個(gè)脈沖信號(hào)，將其頻率設(shè)為1Hz作為秒脈沖信號(hào)源。

根據(jù)60分進(jìn)1小時(shí)的原則，分計(jì)數(shù)器也應(yīng)設(shè)置成六十進(jìn)制計(jì)數(shù)器，所以分計(jì)數(shù)器電路和秒計(jì)數(shù)器電路電路完全相同。所不同的是，只有當(dāng)秒計(jì)數(shù)器計(jì)到60時(shí)，分電路才能計(jì)一次，所以要將計(jì)分電路的時(shí)鐘輸入端通過(guò)一個(gè)非門與計(jì)秒電路的十位74LS160的清零端相連，如圖9所示，這樣，當(dāng)秒計(jì)數(shù)器完成一個(gè)60計(jì)數(shù)時(shí)，計(jì)分電路才接收到一個(gè)時(shí)鐘信號(hào)。

2.4 時(shí)計(jì)數(shù)器設(shè)計(jì)

計(jì)時(shí)電路的設(shè)計(jì)采用兩片74LS160，先采用級(jí)聯(lián)的方法，即將低位片的進(jìn)位輸出端RCO通過(guò)一個(gè)非門連接到高位片的時(shí)鐘CLK輸入端，采用一百進(jìn)制計(jì)數(shù)，然后將高位片的QB和低位片的QC連接到兩輸入與非門的輸入端。與非門的輸出同時(shí)連接到兩片的清零端，實(shí)現(xiàn)當(dāng)計(jì)數(shù)到24時(shí)異步清零翻轉(zhuǎn)為00，從而構(gòu)成24進(jìn)制計(jì)時(shí)電路。設(shè)計(jì)電路如圖2中時(shí)計(jì)時(shí)電路所示，其中CLK輸入的脈沖信號(hào)是為了調(diào)試時(shí)計(jì)數(shù)器電路的需要，在數(shù)字鐘的設(shè)計(jì)中，該時(shí)鐘輸入端通過(guò)一個(gè)非門與計(jì)分電路的十位74LS160的清零端相連，這樣，當(dāng)分計(jì)數(shù)器完成一個(gè)60計(jì)數(shù)時(shí)，計(jì)時(shí)電路才接收到一個(gè)時(shí)鐘信號(hào)。

2.5 校時(shí)電路

在剛開機(jī)接通電源時(shí)，由于“時(shí)”、“分”為任意值，或當(dāng)數(shù)字鐘出現(xiàn)走時(shí)誤差時(shí)，都需要對(duì)時(shí)間進(jìn)行校準(zhǔn)。校時(shí)電路的基本原理是將秒信號(hào)直接引進(jìn)計(jì)時(shí)器，讓時(shí)計(jì)數(shù)器快速計(jì)數(shù)，在時(shí)達(dá)到需要的數(shù)字后，切斷秒信號(hào)。較分電路也按此法進(jìn)行。

實(shí)現(xiàn)校時(shí)的電路的方法很多，如圖4所示電路即可作為時(shí)計(jì)數(shù)器或分計(jì)數(shù)器的校時(shí)電路，其中采用RS觸發(fā)器作為無(wú)抖動(dòng)開關(guān)。通過(guò)開關(guān)J1，可以選擇是將1Hz信號(hào)還是將來(lái)自秒計(jì)數(shù)器的進(jìn)位信號(hào)送至分計(jì)數(shù)器的CLK端。

當(dāng)開關(guān)J1置于上端時(shí)，來(lái)自秒計(jì)數(shù)器的進(jìn)位信號(hào)送至分計(jì)數(shù)器的CLK端，分計(jì)數(shù)器正常工作;需要校正分計(jì)數(shù)器時(shí)，將開關(guān)J1置于下端，這時(shí)1Hz信號(hào)送至分計(jì)數(shù)器的CLK端，分計(jì)數(shù)器在1Hz信號(hào)的作用下快速計(jì)數(shù)，直至正確的時(shí)間，再將開關(guān)置于上端，達(dá)到校準(zhǔn)分的目的。校準(zhǔn)時(shí)的方法于此類似。

圖4 校時(shí)電路

圖5 校時(shí)電路仿真波形

連接該電路，仿真調(diào)試該電路的工作，其仿真波形如圖5所示。在調(diào)試時(shí)在兩個(gè)信號(hào)輸入端輸入不同頻率的兩個(gè)時(shí)鐘信號(hào)，按A鍵切換開關(guān)J1，在輸出端接示波器檢測(cè)輸出。

2.6 整點(diǎn)報(bào)時(shí)電路

電路設(shè)計(jì)要求差10秒為整點(diǎn)時(shí)開始每隔1S鳴叫一次，每次持續(xù)時(shí)間為1s，共鳴叫5次，前四次為低音(500Hz)，最后一次為高音(1kHz)。因?yàn)榉钟?jì)數(shù)器和秒計(jì)數(shù)器在從59分51秒計(jì)數(shù)到59分59秒的過(guò)程中，只有秒各位計(jì)數(shù)器計(jì)數(shù)，分十位、分個(gè)位、秒十位的計(jì)數(shù)器的狀態(tài)不變，分別為QD4QC4QB4QA4=0101，QD3QC3QB3QA3=1001，QD2QC2QB2QA2=0101，所以QC4= QA4= QD3= QA3= QC2= QA2= 1不變。設(shè)Y1= QC4QA4QD3QA3QC-2QA2，又因?yàn)樵?1、53、55、57秒時(shí)QA1=1，QD1=0，輸出500Hz信號(hào)f2;在59秒時(shí)，QA1=1，QD1=1，輸出1kHz的信號(hào)f1，由此可寫出整點(diǎn)報(bào)時(shí)電路的邏輯表達(dá)式為：

用門實(shí)現(xiàn)該邏輯功能，則整點(diǎn)報(bào)時(shí)電路如圖6所示。

3.整機(jī)電路的設(shè)計(jì)及仿真調(diào)試

將秒計(jì)數(shù)器、分計(jì)數(shù)器和時(shí)計(jì)數(shù)器單元電路共同構(gòu)成數(shù)字電子時(shí)鐘系統(tǒng)，秒計(jì)數(shù)器的CLK的輸入端接晶振分頻后獲得的秒脈沖信號(hào)，再將輔助電路(如校時(shí)電路、整點(diǎn)報(bào)時(shí)電路)連接到電路中。數(shù)字時(shí)鐘的整體電路設(shè)計(jì)圖如圖2所示。運(yùn)行仿真開關(guān)，調(diào)試電路，直至電路工作正常。

圖6 整點(diǎn)報(bào)時(shí)電路

4.結(jié)論

利用Multisim10對(duì)數(shù)字時(shí)鐘進(jìn)行設(shè)計(jì)和仿真，結(jié)果表明，其功能能夠很好的實(shí)行，并且可以使用顯示儀器直觀快速地觀察到設(shè)計(jì)結(jié)果，免去搭建電路的過(guò)程，大大縮短了設(shè)計(jì)時(shí)間，提高了效率和系統(tǒng)的可靠性。同時(shí)，此方法也可以移植到其他電子系統(tǒng)的設(shè)計(jì)，可以大大的減少設(shè)計(jì)研發(fā)時(shí)間，同時(shí)更換元器件方便快捷，為電子產(chǎn)品的設(shè)計(jì)提供了新的思路。

[1]孫立輝,權(quán)庭蘭.基于Multisim的克拉潑電路設(shè)計(jì)[J].電子技術(shù)與軟件工程.2013(22).

[2]王志強(qiáng).開關(guān)電源設(shè)計(jì)[M].北京:電子工業(yè)出版社,2006.

[3]路士兵.數(shù)字電子時(shí)鐘的設(shè)計(jì)[J].通訊世界,2015(12).

[4]劉允峰.基于Multisim的數(shù)字時(shí)鐘設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2012(10).

[5]湯兵兵,帥江華.Multisim在電子技術(shù)實(shí)驗(yàn)教學(xué)中的應(yīng)用[J].無(wú)線互聯(lián)科技.

[6]朱晶波.電子電路仿真技術(shù)Multisim及其應(yīng)用[J].電子制作.

[7]孫筠.Multisim應(yīng)用于電子技術(shù)實(shí)驗(yàn)教學(xué)的研究[J].科技信息(科學(xué)教研),2007(27).

[8]趙玉婷,魏強(qiáng),高鑫偉.Multisim 10在電子技術(shù)實(shí)驗(yàn)教學(xué)中的應(yīng)用[J].電子制作,2013(14).

[9]伍俊.中職電工電子教學(xué)中有關(guān)Multisim的應(yīng)用分析[J].時(shí)代教育,2016(14).

The design of digital clock Based on Multisim 10

Zhang Xifeng
（Electronics Engineer Department of ShaanXi Institute of Technology， Xi’an 710300，China）

Multisim10 as an effcient platform for the circuit design， is a virtual simulation software for the design and test of circuit function. The digital clock circuit is designed based on Multisim10. The digital clock has the functions of display "hours"， "minutes" and "seconds" decimal number. The time can be calibrated individually and the automatic time function are also designed. Simulation results show that the design of digital clock based on Multisim is feasible， this approach also offers other electronic system of the fexible design direction.

Digital clock; Multisim 10; calibration; Alarm clock

張喜鳳（1982—），女，內(nèi)蒙古包頭人，碩士，講師，主要從事智能器件控制和集成電路設(shè)計(jì)方面的研究。

本文由陜西國(guó)防工業(yè)職業(yè)技術(shù)學(xué)院研究與開發(fā)項(xiàng)目（GFY-16-28）“基于arduino的輝光管萬(wàn)年歷的設(shè)計(jì)與實(shí)現(xiàn)”項(xiàng)目提供基金支持。