范祥輝，閆海明，史 巖，吳 嬌

（中航工業(yè)計(jì)算所，西安 710119）

基于PCIe總線的雙路1394B接口模塊設(shè)計(jì)與實(shí)現(xiàn)

范祥輝，閆海明，史 巖，吳 嬌

（中航工業(yè)計(jì)算所，西安 710119）

為了滿足航電系統(tǒng)中前端傳感器捕獲的圖形圖像數(shù)據(jù)實(shí)時(shí)傳輸?shù)男枨?，設(shè)計(jì)并實(shí)現(xiàn)了基于PCIe總線的雙路1394B接口模塊；該模塊通過PCIe接口與主機(jī)交互，采用S400β傳輸模式，軟件設(shè)計(jì)符合標(biāo)準(zhǔn)OHCI規(guī)范，支持AS5643協(xié)議，異步流包數(shù)據(jù)收發(fā)采用鏈?zhǔn)疥?duì)列管理，主機(jī)與1394B控制器之間通過DMA操作，實(shí)現(xiàn)大數(shù)據(jù)塊的并行處理，兩路1394B相互獨(dú)立，顯著提升數(shù)據(jù)傳輸性能；測(cè)試驗(yàn)證結(jié)果表明，該模塊具備帶寬高、可靠性高、CPU資源占用率低等特點(diǎn)，已在某項(xiàng)目獲得成功應(yīng)用，實(shí)現(xiàn)了圖形圖像數(shù)據(jù)的實(shí)時(shí)傳輸，滿足系統(tǒng)設(shè)計(jì)要求，表現(xiàn)出了良好的穩(wěn)定性和適應(yīng)性，具有實(shí)踐應(yīng)用價(jià)值。

1394B總線；異步流消息；鏈?zhǔn)疥?duì)列

0 引言

IEEE 1394是為了增強(qiáng)外部多媒體設(shè)備與電腦連接性能而設(shè)計(jì)的高速串行總線，傳輸速率可以達(dá)到400 Mbps，利用IEEE 1394技術(shù)可以輕易地把電腦和攝像機(jī)、高速硬盤、音響設(shè)備等多種多媒體設(shè)備連接。IEEE1394具有高帶寬、低成本、拓?fù)潇`活、支持熱插拔等特點(diǎn)［1－2］。SAE對(duì)IEEE1394B－2002協(xié)議進(jìn)行了擴(kuò)展和約束，并制定了包括AS5643、AS5643／1、AS5657、AS5706、AS5654、AS5708等多個(gè)標(biāo)準(zhǔn)，規(guī)定了應(yīng)用協(xié)議、測(cè)試規(guī)范、電纜特性等，用于指導(dǎo)1394B總線在航空領(lǐng)域的應(yīng)用。軍用航空領(lǐng)域1394B總線應(yīng)用模式大致分為兩類，第一類應(yīng)用于數(shù)據(jù)傳輸要求高可靠、低延遲、確定性、完整性的環(huán)境，如美國JSF戰(zhàn)機(jī)飛控系統(tǒng)用1394B作為各子系統(tǒng)互聯(lián)的主總線，第二類應(yīng)用于航電系統(tǒng)中，利用其高帶寬和實(shí)時(shí)性高的特點(diǎn)，完成圖形圖像數(shù)據(jù)的實(shí)時(shí)傳輸。

本文設(shè)計(jì)了一種基于PCIe總線的雙路1394B接口模塊，該模塊通過PCIe接口與主機(jī)交互，采用S400β傳輸模式，具備帶寬高、成本低、可靠性高、CPU資源占用率低等特點(diǎn)，已在某型航電系統(tǒng)中得到應(yīng)用，體現(xiàn)了良好的可靠性和適應(yīng)性，實(shí)現(xiàn)了圖形圖像數(shù)據(jù)的實(shí)時(shí)傳輸。

1 硬件設(shè)計(jì)

為了滿足項(xiàng)目需求，總線接口模塊需要提供兩路獨(dú)立的1394B總線數(shù)據(jù)收發(fā)功能，且兩路數(shù)據(jù)傳輸需要并行處理，因此，總線接口模塊與主機(jī)之間采用PCIe接口進(jìn)行信息交互，滿足高速數(shù)據(jù)傳輸要求，其硬件架構(gòu)如圖1所示。PCIe轉(zhuǎn)PCI橋?qū)崿F(xiàn)主機(jī)PCIe接口與兩路1394B總線控制器PCI接口的轉(zhuǎn)換，單路1394B總線電路由數(shù)據(jù)鏈路層、物理層及變壓器組成。消費(fèi)領(lǐng)域內(nèi)1394B信號(hào)最長傳輸距離為4.5 m，航空應(yīng)用條件下通過變壓器延長1394B信號(hào)傳輸距離，并保證數(shù)據(jù)傳輸?shù)馁|(zhì)量。

1.1 電源電路

1394B接口模塊由5V DC單電源供電，模塊內(nèi)部需要的電源有3.3 V、1.8 V、1.5 V、1.0 V。3.3 V和1.0 V電壓微型降壓式DC／DC電路實(shí)現(xiàn)，供電關(guān)系如圖2所示。用于PCIe－to－PCI橋片供電的1.0 V和3.3 V電壓有上電順序要求，要求1.0 V先上電，通過降壓電路RUN／SS管腳上RC電路中的電容來實(shí)現(xiàn)調(diào)節(jié)。

圖11394 B接口模塊硬件架構(gòu)框圖

圖21394 B接口模塊供電指示框圖

1.2 時(shí)鐘電路

1394B接口模塊的PCIe接口需要100MHz差分時(shí)鐘信號(hào)，該時(shí)鐘是由主機(jī)提供，并通過XMC高速連接器輸入給模塊內(nèi)部的PCIe－to－PCI橋片。PCIe－to－PCI橋片經(jīng)過內(nèi)部分頻電路輸出33 MHz PCI接口時(shí)鐘，供給兩路1394B鏈路層芯片的PCI接口作為PCI時(shí)鐘源。

兩路1394物理層PHY芯片分別需要一個(gè)外部的1.8 V的49.152 MHz晶振，來生成1394B基準(zhǔn)時(shí)鐘，該時(shí)鐘驅(qū)動(dòng)物理層芯片內(nèi)部鎖相環(huán)，以生成所需的基準(zhǔn)時(shí)鐘，用以控制輸出編碼信息的傳輸。本設(shè)計(jì)中需要實(shí)現(xiàn)S400β傳輸模式，物理層芯片的BMODE引腳配置為高電平，物理層芯片的PCLK引腳上生成98.304 MHz的時(shí)鐘，并提供給鏈路層芯片，以實(shí)現(xiàn)兩個(gè)器件之間的同步。為了保證時(shí)鐘精度，設(shè)計(jì)中選用的49.152 MHz晶振的精度小于75ppm，布局時(shí)應(yīng)盡量靠近物理層芯片，對(duì)于物理層芯片的PCLK引腳添加20～30歐姆的串聯(lián)電阻來增加阻抗并減少信號(hào)的放射。

1.3 鏈路層電路

1394B鏈路層的功能為1394B同步和異步模式提供數(shù)據(jù)包接收、數(shù)據(jù)包傳送、周期收發(fā)控制功能，實(shí)現(xiàn)了數(shù)據(jù)包接收確認(rèn)、定址、數(shù)據(jù)校驗(yàn)以及數(shù)據(jù)分幀等［4］。鏈路層功能由硬件實(shí)現(xiàn)。對(duì)于異步傳輸事務(wù)，鏈路層提供了事務(wù)層和物理層之間的接口，還提供了基于與事務(wù)層相同的請(qǐng)求／響應(yīng)模型的各種服務(wù)；對(duì)于等時(shí)傳輸事務(wù)，鏈路層提供等時(shí)軟件驅(qū)動(dòng)程序和物理層間的接口。

1394鏈路層芯片支持PCI、1394B及1394OHCI規(guī)范，它實(shí)現(xiàn)了1394B協(xié)議的鏈路層功能，支持S400β傳輸模式。本設(shè)計(jì)中，采用該芯片組成總線節(jié)點(diǎn)時(shí)，一端通過PCIe－to－PCI橋芯片實(shí)現(xiàn)主機(jī)PCIe接口到1394B鏈路層芯片PCI接口的協(xié)議轉(zhuǎn)換，通過采用33 MHz／64bit的PCI接口，最大程度地滿足主機(jī)接口的高速數(shù)據(jù)存取要求。另一端同1394節(jié)點(diǎn)的物理層芯片連接，將鏈路層信號(hào)轉(zhuǎn)變?yōu)槲锢韺优c鏈路層的接口信號(hào)。1394B數(shù)據(jù)鏈路層與物理層之間的信號(hào)連接方式如圖3所示。

圖3 鏈路層－物理層接口信號(hào)示意圖

1.4 物理層電路

1394B物理層電路為1394B總線收發(fā)提供數(shù)據(jù)編碼、譯碼、總線仲裁、數(shù)據(jù)流控制、線纜電源管理等功能。1394B接口模塊設(shè)計(jì)中，物理層芯片需保持與同系列其他物理層芯片的兼容性。設(shè)計(jì)中通過端口速度和模式配置端口S［5：0］將節(jié)點(diǎn)配置為S400β傳輸模式。該芯片的組成如圖4所示，主要信號(hào)的連接關(guān)系如下：物理層晶振輸入引腳連接1.8V供電的49.152 MHz晶振；將芯片的VREG_PD引腳設(shè)置為低電平，以使得物理層芯片外部只需要提供3.3 V單電源供電，芯片所需的1.8 V供電由芯片內(nèi)部的電壓變換電路生成，不需要外部提供；物理層和鏈路層接口信號(hào)與鏈路層芯片的相應(yīng)管腳相連；在3個(gè)電纜端口信號(hào)和相應(yīng)的偏置終端需要連接RC終端網(wǎng)絡(luò)，以實(shí)現(xiàn)與線纜阻抗匹配，減小信號(hào)放射，終端網(wǎng)絡(luò)的布局應(yīng)該與TP引腳盡量接近；在1394B物理層端口和模塊連接器之間選用PULSE生產(chǎn)的1394B專用有源變壓器實(shí)現(xiàn)隔離耦合，以保證總線的信號(hào)品質(zhì)，增強(qiáng)傳輸距離。

圖4 物理層芯片組成框圖

1.5 主機(jī)接口電路

主機(jī)通過XMC結(jié)構(gòu)的高速連接器與1394B接口模塊進(jìn)行物理連接，通過PCIe總線接口實(shí)現(xiàn)對(duì)接口模塊內(nèi)部資源的訪問。主機(jī)接口的設(shè)計(jì)主要是選用PCIe－to－PCI橋芯片實(shí)現(xiàn)主機(jī)PCIe接口到1394B鏈路層芯片PCI接口的協(xié)議轉(zhuǎn)換。PCIe接口鏈路采用X1模式，PCIe－to－PCI橋芯片所需的100 MHz差分時(shí)鐘是由主機(jī)提供并通過XMC高速連接器輸入到模塊內(nèi)部。PCIe－to－PCI橋芯片的PCI信號(hào)端配置成33 MHz／64bit模式與1394鏈路層芯片的PCI接口連接，最大程度地滿足主機(jī)接口的高速數(shù)據(jù)存取要求。設(shè)計(jì)中按照PCIe信號(hào)的電氣信號(hào)設(shè)計(jì)要求，在靠近橋芯片PCIe的發(fā)送引腳上添加AC耦合電容，以消除鏈路兩端兩個(gè)設(shè)備之間的DC共模電壓共享需求，使得每個(gè)設(shè)備可以使用自己的電源和地來運(yùn)行，與鏈路另一端的設(shè)備無關(guān)。主機(jī)的復(fù)位信號(hào)PERST＃通過XMC結(jié)構(gòu)的高速連接器與橋芯片的PCIe端的復(fù)位管腳相連，兩路1394B設(shè)備（包括物理層和鏈路層芯片）的復(fù)位信號(hào)都與橋芯片的PCI端的復(fù)位信號(hào)PCIRST＃相連。當(dāng)主機(jī)發(fā)出復(fù)位信號(hào)時(shí)，會(huì)觸發(fā)橋芯片的PCI端的復(fù)位信號(hào)，從而實(shí)現(xiàn)兩路1394B設(shè)備的復(fù)位。

2 軟件設(shè)計(jì)

1394B接口模塊驅(qū)動(dòng)軟件基于標(biāo)準(zhǔn)OHCI接口開發(fā)［5］，駐留于主機(jī)，運(yùn)行于Vxworks操作系統(tǒng)之上，為子系統(tǒng)主機(jī)提供兩路1394B總線設(shè)備管理、通信管理和中斷處理功能。驅(qū)動(dòng)軟件為應(yīng)用層提供訪問控制接口，協(xié)同硬件共同完成1394B總線的通信、管理等流程，為系統(tǒng)提供可靠、高速、實(shí)時(shí)的1394B異步流數(shù)據(jù)通信能力。

2.1 資源初始化

在使用1394B總線接口模塊前，應(yīng)對(duì)資源進(jìn)行初始化，主要包括PCIe接口初始化，完成PCIe接口資源配置；工作模式初始化，用于設(shè)定節(jié)點(diǎn)的工作模式，接口可以工作在控制計(jì)算機(jī)（CC）和遠(yuǎn)程節(jié)點(diǎn)（RN）條件下；存儲(chǔ)空間初始化，用于分配主機(jī)緩存空間，用于消息環(huán)形緩沖區(qū)資源分配。

2.2 數(shù)據(jù)收發(fā)接口

提供1394B設(shè)備數(shù)據(jù)的發(fā)送和接收功能，能夠根據(jù)主機(jī)的實(shí)際情況，為用戶提供方便、易用的數(shù)據(jù)傳輸接口，靈活有效的進(jìn)行數(shù)據(jù)傳輸?shù)目刂坪团渲茫瑵M足系統(tǒng)在飛行、地面調(diào)試等多種的應(yīng)用要求，主要包括以下子功能：1）異步流發(fā)送，發(fā)送數(shù)據(jù)應(yīng)在盡量短的時(shí)間內(nèi)上總線，降低發(fā)送延遲；2）異步流接收，接收數(shù)據(jù)應(yīng)采用環(huán)形緩沖方式進(jìn)行管理，避免發(fā)送時(shí)間抖動(dòng)引起的消息丟失；3）DMA緩沖區(qū)管理，為了降低CPU資源占用率，減少數(shù)據(jù)發(fā)送時(shí)主機(jī)的干預(yù)時(shí)間，采用鏈?zhǔn)疥?duì)列發(fā)送方式對(duì)緩沖區(qū)進(jìn)行管理，實(shí)現(xiàn)1394B異步流包的自動(dòng)發(fā)送。

2.3 中斷處理接口

1394B通信軟件提供應(yīng)用中斷例程處理功能，以提供應(yīng)用處理部分中斷事件的能力，包括：掛接中斷處理回調(diào)函數(shù)及注銷中斷處理回調(diào)函數(shù)，對(duì)數(shù)據(jù)傳輸過程中產(chǎn)生的發(fā)送結(jié)束中斷和總線復(fù)位中斷信號(hào)進(jìn)行處理。在中斷處理函數(shù)中，首先對(duì)中斷原因進(jìn)行判斷，包括消息結(jié)束中斷、復(fù)位中斷、異常中斷等，需要對(duì)每一種中斷情況均進(jìn)行單獨(dú)處理。在處理復(fù)位中斷時(shí)，需要考慮復(fù)位風(fēng)暴導(dǎo)致的主機(jī)死機(jī)問題。同時(shí)，由于復(fù)位函數(shù)的執(zhí)行會(huì)打斷CPU正常操作，為了盡可能少地干預(yù)CPU正常的處理流程，軟件設(shè)計(jì)時(shí)，僅在中斷服務(wù)程序中置位中斷標(biāo)志，進(jìn)行必要的操作，讓中斷服務(wù)程序執(zhí)行時(shí)間最短，另起任務(wù)進(jìn)行中斷事項(xiàng)的后續(xù)處理。

3 測(cè)試驗(yàn)證

搭建如圖5所示的測(cè)試平臺(tái)，對(duì)1394B總線接口模塊兩路獨(dú)立的1394B總線功能、性能進(jìn)行全面測(cè)試，主要包括1394B信號(hào)端口測(cè)試、物理層寄存器測(cè)試、鏈路層寄存器測(cè)試、通信測(cè)試、功耗測(cè)試、總線帶寬測(cè)試及CPU負(fù)載率測(cè)試。

圖5 測(cè)試平臺(tái)示意圖

為了更真實(shí)地模擬實(shí)際應(yīng)用場(chǎng)景，主機(jī)將視頻源按照1394B格式分包傳輸，每包有效載荷不大于2048Byte，并將DAP F3810監(jiān)控設(shè)備及視頻采集設(shè)備接入總線，測(cè)試結(jié)果見表1所示。測(cè)試結(jié)果表明，基于PCIe總線的雙路1394B接口模塊功能和性能均滿足應(yīng)用要求。

表1 測(cè)試結(jié)果統(tǒng)計(jì)表

4 結(jié)束語

基于PCIe總線設(shè)計(jì)的雙路1394B接口模塊支持S400β工作模式，具有帶寬高、成本低、可靠性高、主機(jī)資源占用率低等特點(diǎn)，已成功應(yīng)用于某型航電系統(tǒng)中，完成圖形圖像信息的實(shí)時(shí)傳輸，具有良好的實(shí)用價(jià)值。

［1］劉寶明，蘇培培.基于CPCI總線的IEEE1394接口模塊設(shè)計(jì)與應(yīng)用［J］.計(jì)算機(jī)測(cè)量與控制，2011，19（10）：2504-2506.

［2］辛永利，田 澤.機(jī)載UMS系統(tǒng)二余度1394B總線網(wǎng)絡(luò)設(shè)計(jì)［J］.計(jì)算技術(shù)與發(fā)展，2015，3（26）：197-201.

［3］1394b OHCI－Lynx Controller Data Manual［Z］.2006，11.

［4］李世平等編，IEEE－1394（FireWire）系統(tǒng)原理與應(yīng)用技術(shù)［M］.西安：西安電子科技大學(xué)出版社，2004.

［5］1394Open Host Controller Interface Specification［Z］.2000.6.

Design and Implementation of Dual Channel 1394B Interface Module Based on PCIe Bus

Fan Xianghui，Yan Haiming，Shi Yan，Wu Jiao

（AVIC Xi′an Aeronautics Computing Technique Research Institute，Xi′an 710119，China）

In order to meet the needs of the avionics system front－end graphical image sensor to capture real－time data transmission，designed and implemented Dual 1394B bus interface module based on PCIe.The module interacts with the host PCIe interface，using S400β transmission mode，the software design specification standard OHCI support AS5643 protocol to send and receive data using asynchronous stream packet queue management chain between the host controller and 1394B through the DMA operation，and big data parallel processing block，two 1394B independently，significantly improve data transfer performance.Verification test results show that the module has high bandwidth，high reliability，CPU resource consumption rate and other characteristics，have been successfully used in a project，to achieve real－time transmission of graphic image data to meet the design requirements of the system，showing good stability and adaptability，have practical value.

1394B bus；asynchronous stream message；linked queue

1671-4598（2016）08-0165-03

10.16526／j.cnki.11－4762／tp.2016.08.044

：TP334.4

：A

2016-01-28；

：2016-03-11。

航空科學(xué)基金項(xiàng)目（2014ZC31002）

范祥輝（1985-），男，安徽人，工學(xué)碩士，主要從事機(jī)載網(wǎng)絡(luò)技術(shù)等方向的研究。