金路 言思敏 曾憲鈺 陳功 / 上海市質(zhì)量監(jiān)督檢驗(yàn)技術(shù)研究院

基于FPGA的旋轉(zhuǎn)機(jī)械振動(dòng)數(shù)據(jù)采集系統(tǒng)

金路 言思敏 曾憲鈺 陳功 / 上海市質(zhì)量監(jiān)督檢驗(yàn)技術(shù)研究院

提出一種基于FPGA（現(xiàn)場可編程門陣列）的旋轉(zhuǎn)機(jī)械振動(dòng)數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)主要由A/D、鍵相信號(hào)、FPGA控制、電源、SDRAM、EPCS和以太網(wǎng)通信等模塊組成。根據(jù)系統(tǒng)方案的要求完成了硬件和NIOSII嵌入式系統(tǒng)開發(fā)兩部分內(nèi)容。實(shí)驗(yàn)結(jié)果表明，基于FPGA的數(shù)據(jù)采集系統(tǒng)運(yùn)行穩(wěn)定可靠，具備多通道同步采樣功能，最高可對(duì)轉(zhuǎn)速為50 000 r/min旋轉(zhuǎn)機(jī)械的振動(dòng)數(shù)據(jù)進(jìn)行計(jì)量檢測。

FPGA；THS1207；自定義指令；信號(hào)處理

0 引言

旋轉(zhuǎn)機(jī)械通常指的是壓縮機(jī)、汽輪機(jī)、燃?xì)廨啓C(jī)、儲(chǔ)能飛輪等機(jī)械設(shè)備，在航空航天、電力、機(jī)械、石油化工等領(lǐng)域應(yīng)用十分廣泛。對(duì)于旋轉(zhuǎn)機(jī)械振動(dòng)參數(shù)的計(jì)量檢測可以了解到旋轉(zhuǎn)設(shè)備在運(yùn)行過程中的狀態(tài)參數(shù)，從而判斷其是否運(yùn)行穩(wěn)定和正常，還能及時(shí)發(fā)現(xiàn)問題，找出相關(guān)原因，甚至可以預(yù)測出故障的發(fā)展趨勢[1]。

嵌入式系統(tǒng)是半導(dǎo)體技術(shù)、電子技術(shù)和計(jì)算機(jī)技術(shù)相結(jié)合的產(chǎn)物，它的發(fā)展和應(yīng)用對(duì)于實(shí)現(xiàn)“智能工業(yè)”[2]的目標(biāo)具有深遠(yuǎn)長久的意義。目前在工業(yè)中使用較為廣泛的嵌入式系統(tǒng)主要有FPGA（Field - Programmable Gate Array）和DSP（Digital Signal Processing）兩大類。FPGA即現(xiàn)場可編程門陣列，具備NIOS II嵌入式軟核處理器，以并行計(jì)算為主，能對(duì)多路信號(hào)進(jìn)行并行處理。同時(shí)它為用戶提供了自定義模塊和自定義指令，用戶可以根據(jù)實(shí)際設(shè)計(jì)需要進(jìn)行自定義設(shè)計(jì)，有效提高了設(shè)計(jì)的靈活性和效率[3]。DSP芯片的內(nèi)部具有專門的硬件乘法器，提供特殊的DSP 指令，十分有利于實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。但是由于DSP自身存在的程序指令需按順序執(zhí)行的特點(diǎn)以及受限于自身的性能能力，難以實(shí)現(xiàn)大規(guī)模、高速運(yùn)算[4]。

鑒于FPGA與DSP的比較和本系統(tǒng)方案的需求，決定基于FPGA來完成在線實(shí)時(shí)高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。整個(gè)設(shè)計(jì)主要包括硬件電路設(shè)計(jì)和嵌入式系統(tǒng)開發(fā)兩部分。

1 系統(tǒng)方案

基于FPGA的系統(tǒng)方案設(shè)計(jì)需要具備以下幾個(gè)功能：

1）采集速度達(dá)到高速水平；

2）可以實(shí)現(xiàn)多通道數(shù)據(jù)的實(shí)時(shí)采集以及實(shí)時(shí)傳輸；

3）可以在上位機(jī)上進(jìn)行在線監(jiān)測，同時(shí)可以進(jìn)行相應(yīng)的數(shù)據(jù)處理。

整個(gè)數(shù)據(jù)采集系統(tǒng)采用的是自頂向下的設(shè)計(jì)方法，主要分為A/D模塊、鍵相信號(hào)模塊、FPGA控制模塊、以太網(wǎng)通信模塊、電源模塊、SDRAM模塊、EPCS模塊等。如圖1所示，采集系統(tǒng)實(shí)現(xiàn)的主要流程：鍵相信號(hào)模塊接受來自外部的鍵相信號(hào)以觸發(fā)采樣程序，振動(dòng)信號(hào)經(jīng)過信號(hào)調(diào)理電路后進(jìn)入A/D芯片對(duì)其進(jìn)行模數(shù)轉(zhuǎn)換，之后把數(shù)字信號(hào)傳遞給FPGA主芯片，通過對(duì)FPGA嵌入式NIOS II軟核的開發(fā)對(duì)數(shù)據(jù)進(jìn)行相應(yīng)的并行運(yùn)算和處理，然后將處理過的數(shù)字信號(hào)通過以太網(wǎng)模塊完成與上位機(jī)的數(shù)據(jù)通信、在線實(shí)時(shí)監(jiān)測以及信號(hào)處理。

2 硬件電路

硬件電路的設(shè)計(jì)是整個(gè)數(shù)據(jù)采集系統(tǒng)能否實(shí)現(xiàn)的基石。硬件電路的設(shè)計(jì)首先要明確各個(gè)模塊的自身功能以及模塊間的相互關(guān)系，在此基礎(chǔ)上對(duì)各個(gè)模塊涉及的電子元器件進(jìn)行選擇，同時(shí)進(jìn)行電路原理圖的繪制，PCB全局的布局布線，PCB板的制作焊接和調(diào)試等工作。

圖1 系統(tǒng)方案

2.1 主要功能模塊

2.1.1 FPGA模塊

本系統(tǒng)的FPGA芯片采用的是Altera公司生產(chǎn)的Cyclone系列第三代芯片EP3C25Q240。該芯片擁有24 624個(gè)邏輯單元，66個(gè)M9K Block，總共608 256 bits的片上儲(chǔ)存空間；同時(shí)集成有4個(gè)數(shù)字鎖相環(huán)，具有215個(gè)可開發(fā)利用的I/O數(shù)，包含了20個(gè)時(shí)鐘網(wǎng)絡(luò)，支持多種電氣標(biāo)準(zhǔn)，最主要的是可以支持嵌入式軟核NIOS II的開發(fā)。FPGA模塊的功能是負(fù)責(zé)數(shù)據(jù)的并行運(yùn)算和整個(gè)系統(tǒng)的邏輯控制和時(shí)序控制。

2.1.2 A/D模塊

對(duì)于系統(tǒng)方案提出的高速多路實(shí)時(shí)采集的高要求，本系統(tǒng)的A/D芯片選用了德州儀器公司生產(chǎn)的12位高性能芯片THS1207。THS1207采用CMOS工藝制造，是一款低功耗、最高轉(zhuǎn)換速度為6 MSPS的模擬與數(shù)字轉(zhuǎn)換器，非常適合應(yīng)用在雷達(dá)成像、高速采集和通信等多個(gè)領(lǐng)域[5]。THS1207可以對(duì)四個(gè)模擬輸入同步采樣，這些輸入可以進(jìn)行單獨(dú)選擇，配置為單端或差分輸入。該芯片為ADC提供了1.5～3.5 V的內(nèi)部參考電壓，也可以選擇外部輸入電壓，如圖2所示。

圖2 A/D內(nèi)部構(gòu)造

2.1.3 鍵相信號(hào)處理模塊

在旋轉(zhuǎn)機(jī)械振動(dòng)監(jiān)測中，采樣速度需要配合旋轉(zhuǎn)機(jī)械的轉(zhuǎn)速，旋轉(zhuǎn)機(jī)械的旋轉(zhuǎn)速度變快了，采樣速度相應(yīng)也要變快；旋轉(zhuǎn)機(jī)械的旋轉(zhuǎn)速度變慢了，采樣速度相應(yīng)也要變慢，以此實(shí)現(xiàn)同步采樣。

鍵相信號(hào)的作用主要是通過兩個(gè)鍵相信號(hào)的時(shí)間間隔計(jì)算出旋轉(zhuǎn)機(jī)械的轉(zhuǎn)速，同時(shí)觸發(fā)系統(tǒng)進(jìn)行數(shù)據(jù)采集。

2.1.4 以太網(wǎng)模塊

本系統(tǒng)方案中的FPGA控制模塊和上位機(jī)的數(shù)據(jù)通信是由以太網(wǎng)模塊來完成的。以太網(wǎng)芯片選擇的是臺(tái)灣DAVICOM公司生產(chǎn)的一款高度集成、性價(jià)比高、引腳少且功能強(qiáng)大的單片快速以太網(wǎng)控制芯片，非常適用于嵌入式系統(tǒng)設(shè)計(jì)[6]。以太網(wǎng)模塊承載著硬件和上位機(jī)的數(shù)據(jù)傳輸功能，是在線實(shí)時(shí)監(jiān)測的重要一環(huán)。圖3所示為以太網(wǎng)模塊接口示意圖。

3 NIOS II嵌入式系統(tǒng)

本方案采用FPGA芯片的開發(fā)平臺(tái)為NIOS II嵌入式系統(tǒng)，它是目前最為流行的軟核處理器。NIOS II嵌入式系統(tǒng)的開發(fā)分為硬件開發(fā)和軟件開發(fā)兩部分。其中，硬件開發(fā)由用戶來選擇或者自定義系統(tǒng)硬件的構(gòu)成，然后通過計(jì)算機(jī)實(shí)現(xiàn)硬件系統(tǒng)的生成，包含建立quartus工程，構(gòu)建NIOS II軟核，構(gòu)建鎖相環(huán)，引腳分配，編譯下載等步驟；軟件開發(fā)則是在硬件系統(tǒng)生成的前提下完成軟件的設(shè)計(jì)，包含建立軟件工程，編譯運(yùn)行等步驟[7-10]。圖4為NIOS II系統(tǒng)整體開發(fā)流程圖。整個(gè)系統(tǒng)設(shè)計(jì)主要是結(jié)合硬件描述語言Verilog語言和C語言進(jìn)行編程，并且通過實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)的可行性。

圖3 以太網(wǎng)模塊接口

圖4 NIOS II 系統(tǒng)整體開發(fā)流程

3.1 采集系統(tǒng)程序

數(shù)據(jù)采集系統(tǒng)的程序部分主要由采樣程序設(shè)計(jì)和以太網(wǎng)通信程序設(shè)計(jì)兩部分組成。系統(tǒng)采用的是中斷處理方式，即系統(tǒng)進(jìn)入主程序后一直執(zhí)行While（）語句循環(huán)，當(dāng)檢測到有任務(wù)需求時(shí)，隨即響應(yīng)中斷進(jìn)入到中斷服務(wù)程序當(dāng)中，完成后再進(jìn)入到主程序的循環(huán)中，如圖5所示。

3.1.1 采樣程序

THS1207的單通道最大采樣速度為6 MSPS，而四通道同步采樣的速度可以達(dá)到1.5 MSPS。本系統(tǒng)采用了四通道同步采樣模式，四通道時(shí)序圖如圖6所示。在THS1207進(jìn)行采樣前，需要通過寫命令的方式將芯片啟動(dòng)，啟動(dòng)完成后可以進(jìn)行數(shù)據(jù)采樣。在轉(zhuǎn)換過程中，A/D有一個(gè)自由運(yùn)行的外部輸入時(shí)鐘CONV_CLK。伴隨著每一個(gè)CONV_CLK信號(hào)的下降沿，四個(gè)通道模擬信號(hào)轉(zhuǎn)換后的值提供給相應(yīng)讀出信號(hào)中的數(shù)據(jù)總線。信號(hào)SYNC是低電平時(shí)，第一個(gè)通道的數(shù)據(jù)到數(shù)據(jù)總線，之后SYNC信號(hào)變?yōu)楦唠娖?，第二、三、四通道的?shù)據(jù)按順序依次讀取。READ+為、、 CS1三者信號(hào)的邏輯集成，READ+為低電平時(shí)表示讀取有效。本系統(tǒng)在PCB上布置了四個(gè)A/D芯片，從而可以實(shí)現(xiàn)十六個(gè)通道的同步采樣。

圖5 數(shù)據(jù)采集系統(tǒng)程序設(shè)計(jì)流程

圖6 THS1207時(shí)序

完成了THS1207芯片的啟動(dòng)以及控制之后，在上位機(jī)根據(jù)系統(tǒng)的實(shí)際需要設(shè)置采樣間隔時(shí)間，A/D芯片按時(shí)進(jìn)行采樣和模數(shù)轉(zhuǎn)換，各通道的數(shù)據(jù)轉(zhuǎn)換完成以后發(fā)出中斷信號(hào)，NIOS II軟核隨即響應(yīng)中斷，進(jìn)入到中斷服務(wù)程序當(dāng)中，在中斷服務(wù)程序里對(duì)采樣得到的數(shù)據(jù)進(jìn)行讀取或進(jìn)行相應(yīng)的信號(hào)處理。

3.1.2 以太網(wǎng)程序

以太網(wǎng)通信傳輸首先需要符合TCP/IP傳輸協(xié)議規(guī)定。在此基礎(chǔ)上，對(duì)上位機(jī)接收端和本地發(fā)送端的以太網(wǎng)端口、IP地址和MAC地址等進(jìn)行設(shè)置，之后以太網(wǎng)通信程序就可以向上位機(jī)發(fā)送UDP數(shù)據(jù)包。

3.2 數(shù)據(jù)處理

根據(jù)系統(tǒng)方案的要求得到采樣數(shù)據(jù)后，需要具備相應(yīng)的數(shù)據(jù)處理能力，比如傅里葉變換、濾波等。FPGA的嵌入式軟核NIOS II可以進(jìn)行自定義指令設(shè)計(jì)并具有并行運(yùn)算的優(yōu)勢，借助matlab軟件可以很好地完成數(shù)據(jù)處理工作。

NIOS II可以支持四類自定義指令：組合邏輯指令，多周期用戶自定義指令，擴(kuò)展用戶自定義指令，內(nèi)部寄存器自定義指令[11]。本設(shè)計(jì)中主要采用了多周期用戶自定義指令來進(jìn)行傅里葉變換和FIR濾波[12-13]等數(shù)據(jù)處理工作。

4 實(shí)驗(yàn)驗(yàn)證

本實(shí)驗(yàn)利用信號(hào)發(fā)生器發(fā)出模擬信號(hào)。實(shí)驗(yàn)中發(fā)出一組幅值為2 V的正弦交流信號(hào)，接通電源開啟硬件。在上位機(jī)設(shè)置好采樣時(shí)間間隔后觸發(fā)THS1207進(jìn)行采樣，同時(shí)將實(shí)時(shí)數(shù)據(jù)通過以太網(wǎng)傳送到上位機(jī)。在上位機(jī)可以得到如圖7所示的波形。通過發(fā)出不同頻率、不同形狀的波形進(jìn)行實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，基于FPGA的數(shù)據(jù)采集系統(tǒng)能很好完成數(shù)據(jù)采集任務(wù)。

圖7 采樣得到的波形

5 結(jié)語

為了實(shí)現(xiàn)對(duì)于高速旋轉(zhuǎn)機(jī)械振動(dòng)參數(shù)的計(jì)量檢測，本項(xiàng)目設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集系統(tǒng)。實(shí)驗(yàn)證明，整個(gè)系統(tǒng)具備多通道同步采樣功能，最高可對(duì)轉(zhuǎn)速為50 000 r/min的旋轉(zhuǎn)機(jī)械振動(dòng)數(shù)據(jù)進(jìn)行同步實(shí)時(shí)計(jì)量監(jiān)測，系統(tǒng)運(yùn)行穩(wěn)定可靠。

[1]徐敏等主編.設(shè)備故障診斷手冊(cè)[M].西安：西安交通大學(xué)出版社，1998.

[2]工信部編制《中國制造2025》：劍指工業(yè)強(qiáng)國[J].機(jī)械工業(yè)標(biāo)準(zhǔn)化與質(zhì)量，2014，（8）：4-5.

[3]楊海鋼，孫嘉斌，王慰.FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J].電子和信息學(xué)報(bào)，2010，3（3）：714-723.

[4]劉靜，田劍鋒.DSP的硬件技術(shù)與應(yīng)用原理[J].火控雷達(dá)技術(shù)，2004，33（3）：31-33+41.

[5]Texas Instruments.THS1207 Data Sheet[R].Texas:2010.

[6]施勇，溫陽東.基于DM9000A的嵌入式以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)[J].合肥工業(yè)大學(xué)學(xué)報(bào)（自然科學(xué)版），2011，34（4）：519-524.

[7]趙佩麗，李小珉，卞小林，等.NIOSⅡ處理器在數(shù)字信號(hào)處理中的應(yīng)用[J].電氣電子教學(xué)學(xué)報(bào)，2007，29（6）：47-48+53.

[8]孟芳，于立佳，張文志，等.基于NiosⅡ的SOPC系統(tǒng)設(shè)計(jì)分析[J].無線電通信技術(shù)，2012，38（1）：73-76.

[9]Liu H J，Li K J，Lee W J，Gao H.Development of Frequency Variable Inverter Based on SOPC and Nios II[J].IEEE Transactions on Industry Applications，2013，49（5）.

[10]楊秀增.一種基于NIOS II軟核的自適應(yīng)濾波器實(shí)現(xiàn)[J].電子測試，2013（3）：38-40.

[11]王玉峰，郭春鳳.SOPC中自定義外設(shè)和自定義指令性能分析[J].單片機(jī)和嵌入式系統(tǒng)應(yīng)用，2007（11）：22-25.

[12]Xi Zhang.Design of FIR Halfband Filters for Orthonormal Wavelets Using Remez Exchange Algorithm[J].IEEE signal processing letters，2009，16（9）：814-817.

[13]Bruno Fernandes，Helena Sarmento.FPGA implementation and testing of a 128 FFT for a MB-OFDM receiver[J].Analog Integrated Circuits and Signal Processing，2012，70（2）：241-248.

Data acquisition system of rotating machinery vibration based on FPGA

Jin Lu，Yan Simin，Zeng Xianyu ，Chen Gong

（Shanghai Institute of Quality Inspection and Technical Research）

A data acquisition system of rotating machinery vibration based on FPGA (Field Programmable Gate Array) is presented, which can be mainly divided into seven modules, including A/D, key-phase signal, FPGA control, power, SDRAM, EPCS and Ethernet communication.According to requirements of the system, the hardware and NIOS II embedded system are developed.Experimental results show that the system is stable and reliable, possesses the performance of multi-channel synchronously sampling, and is able to test the vibration data of the rotating machinery whose speed is up to 50 000 r/min.

FPGA; THS1207; custom instruction; signal processing