張 羽，杜 民，孫存強(qiáng)

（1.國(guó)網(wǎng)技術(shù)學(xué)院 山東 濟(jì)南250002；2.積成電子股份有限公司深圳研發(fā)中心 廣東 深圳 518000；3.山東新北洋信息技術(shù)有限公司 山東 威海250100）

基于FPGA的程控三相功率源設(shè)計(jì)與實(shí)現(xiàn)

張 羽1，杜 民2，孫存強(qiáng)3

（1.國(guó)網(wǎng)技術(shù)學(xué)院 山東 濟(jì)南250002；2.積成電子股份有限公司深圳研發(fā)中心 廣東 深圳 518000；3.山東新北洋信息技術(shù)有限公司 山東 威海250100）

程控三相功率源用于檢測(cè)三相電能表，功率表，取代了傳統(tǒng)的電磁式校驗(yàn)裝置。性能、指標(biāo)上都有了很大的改進(jìn)，但是也存在電路比較復(fù)雜，電路板面積比較大，容易出現(xiàn)故障，穩(wěn)定性差等缺點(diǎn)，本設(shè)計(jì)基于FPGA直接數(shù)字合成技術(shù)，實(shí)現(xiàn)了高精度功率信號(hào)的產(chǎn)生，開(kāi)發(fā)出一種成本低、性能穩(wěn)定、結(jié)構(gòu)簡(jiǎn)單、集成度高以及操作靈活簡(jiǎn)單的三相交流功率信號(hào)源。通過(guò)友好的人機(jī)交互界面，可以方便地調(diào)節(jié)輸出信號(hào)的頻率、相位、幅度。同時(shí)保證輸出的信號(hào)具有高的電流、電壓、頻率精度和超低的波形失真度。

三相功率源；程控；FPGA；NCO

程控三相功率源用于三相功率表、三相電能表等的檢測(cè)，廣泛應(yīng)用于測(cè)量、檢定系統(tǒng)中，它包含三相交流電壓源和三相交流電流源，六路輸出信號(hào)。具有頻率、相位、幅度可調(diào)的特點(diǎn)。基于FPGA的程控三相功率源采用直接數(shù)字合成技術(shù)（DDS）實(shí)現(xiàn)了信號(hào)源的產(chǎn)生，并通過(guò)后級(jí)功率放大對(duì)FPGA產(chǎn)生的信號(hào)進(jìn)行功率放大。同時(shí)，采集輸出信號(hào)作為反饋，形成閉環(huán)控制，可以實(shí)現(xiàn)高精度的控制和輸出。通過(guò)FPGA作為控制器，利用FPGA的強(qiáng)大功能，可以方便地調(diào)節(jié)輸出信號(hào)的頻率、相位、幅度。文中從硬件設(shè)計(jì)和軟件架構(gòu)方面對(duì)方案進(jìn)行了闡述。最后，通過(guò)實(shí)驗(yàn)驗(yàn)證了文中提出方案的可行性。

測(cè)量測(cè)試用的三相功率源，主要應(yīng)用于電力測(cè)量與測(cè)試，如三項(xiàng)電能表，三相功率表的測(cè)量，它的發(fā)展經(jīng)歷3個(gè)階段。1）電磁式功率源，是使用傳統(tǒng)的電磁感應(yīng)調(diào)壓器、升流器、移相器，從供電網(wǎng)的市電三相電取電，調(diào)節(jié)出所需三相信號(hào)。這種方式應(yīng)用了很長(zhǎng)時(shí)間。這種測(cè)試方式的缺點(diǎn)是非常明顯的，調(diào)節(jié)非常困難，僅僅調(diào)節(jié)出三相平衡的電壓信號(hào)就非常困難，各相之間相互影響。且電壓電流的輸出易受到市電帶來(lái)信號(hào)波動(dòng)和畸變。2）上世紀(jì)八十年代，有了電子式的三相功率源，由分立的電子元件組成的振蕩電路組成，相比電磁式三相功率源，性能有了很大提高，但由于電路結(jié)構(gòu)復(fù)雜，故障率較高，沒(méi)有得到廣泛應(yīng)用，上世紀(jì)九十年代，出現(xiàn)MCU控制的程控三相功率源，屬于第三代交流功率測(cè)試源，性能有了很大提高，目前，程控三相功率源的設(shè)計(jì)多采用MCU的方案實(shí)現(xiàn)。配合適當(dāng)?shù)耐鈬娐罚琈CU可以方便地控制三相功率源輸出信號(hào)的頻率、幅值和相位。它的基本原理是：把波形數(shù)據(jù)存在數(shù)據(jù)存儲(chǔ)器中，例如：正弦波一個(gè)周期取100點(diǎn)，把這一百個(gè)點(diǎn)的對(duì)應(yīng)的相位，查表得出的值填在數(shù)據(jù)存儲(chǔ)器中，當(dāng)需要信號(hào)輸出時(shí)，用MCU把數(shù)據(jù)按照一定的的時(shí)間間隔調(diào)出，送給D/A轉(zhuǎn)換器輸出，產(chǎn)生波形，送出的波形只是一個(gè)階梯波，在經(jīng)過(guò)低通濾波器才能得到平滑的正弦波。然而，基于MCU的方案需要依賴(lài)于大量的外圍電路，成本高，并且穩(wěn)定性受外圍電路影響比較大[1-8]。

本設(shè)計(jì)是基于FPGA的程控三相功率源，其外圍電路更少，其方案的實(shí)現(xiàn)是在基于FPGA的片上系統(tǒng)實(shí)現(xiàn)，簡(jiǎn)化了電路設(shè)計(jì)，節(jié)約了系統(tǒng)成本，提高了系統(tǒng)的穩(wěn)定性。應(yīng)該算是第四代三相功率源。

結(jié)合程控三相功率源的特點(diǎn)和FPGA的優(yōu)勢(shì)，實(shí)現(xiàn)了基于FPGA的程控三相功率源的設(shè)計(jì)，并通過(guò)仿真和實(shí)驗(yàn)驗(yàn)證了方案的可行性。

1 信號(hào)發(fā)生器設(shè)計(jì)

相比于以往的基于MCU數(shù)字波形合成技術(shù)，DDS從相位控制的概念出發(fā)，通過(guò)控制輸入的頻率控制字來(lái)產(chǎn)生所需頻率的信號(hào)，并且具有頻率切換速度快、頻率分辨率高和相位連續(xù)可調(diào)等優(yōu)點(diǎn)[3]。

基于FPGA的DDS技術(shù)中的核心為NCO—數(shù)字控制振蕩器（NCO，Numerically Controlled Oscillator），是軟件無(wú)線(xiàn)電、直接數(shù)據(jù)頻率合成器（DDS，Direct Digital Synthesizer）、快速傅立葉變換（FFT，F(xiàn)ast Fourier Transform）等的重要組成部分，同時(shí)也是決定其性能的主要因素之一，用于產(chǎn)生可控的正弦波或余弦波[2-11]。

NCO的實(shí)現(xiàn)方法有傳統(tǒng)方法是采用查表法（LUT），為了提高數(shù)控振蕩器的頻率分辨率，往往需要擴(kuò)大波形存儲(chǔ)器的容量，造成存儲(chǔ)資源的大量消耗。而且，當(dāng)需要外掛RAM來(lái)存儲(chǔ)波形時(shí)，由于受到RAM讀取速度的影響，數(shù)控振蕩器的輸出速率必然受到制約。因此，當(dāng)需要設(shè)計(jì)高速、高精度的數(shù)控振蕩器時(shí)，不宜采用查表法[14]。

新型基于FPGA的處理方法為基于矢量旋轉(zhuǎn)的CORDIC算法，該算法主要用于計(jì)算三角函數(shù)、雙曲函數(shù)及其它一些基本函數(shù)運(yùn)算。它有線(xiàn)性的收斂域和序列的特性，只要迭代次數(shù)足夠，即可保證結(jié)果有足夠的精度[16]。

在本設(shè)計(jì)中采樣Altera的Cyclone V系列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成。系統(tǒng)框圖如下所示。在圖中信號(hào)產(chǎn)生部分的NCO采用CORDIC迭代算法來(lái)實(shí)現(xiàn)[7]。

NCO的頂層框圖如圖1所示：其中Phi_inc_i為頻率控制字，用來(lái)設(shè)置輸出信號(hào)的頻率，fsin_o為波形的數(shù)字輸出，用來(lái)控制DAC產(chǎn)生正弦波形信號(hào)。clken為時(shí)鐘使能，可以通過(guò)這個(gè)控制信號(hào)來(lái)決定波形產(chǎn)生的起始，從而實(shí)現(xiàn)相位調(diào)制。

圖1 NCO的頂層框圖

在FPGA中，通過(guò)通信接口控制模塊同輸出控制單元進(jìn)行通信，用來(lái)接受并解析命令，對(duì)頻率控制模塊、相位控制模塊、幅度控制模塊發(fā)送控制命令[4]。

頻率控制模塊采用控制NCO的Phi_inc_i來(lái)實(shí)現(xiàn)。本設(shè)計(jì)采用32位的控制字，可以達(dá)到相當(dāng)高的控制精度。

各路信號(hào)之間的相位控制由相位控制模塊采用實(shí)現(xiàn)。在相位控制模塊中，采用高速時(shí)鐘進(jìn)行計(jì)數(shù)，控制依次打開(kāi)NCO的時(shí)鐘使能，從而實(shí)現(xiàn)精確控制各路信號(hào)的相位[5]。

幅度調(diào)制采用乘法型DA轉(zhuǎn)化器AD5668。幅度控制通過(guò)電壓型DAC，AD5445產(chǎn)生模擬電壓。通過(guò)控制乘法型DAC的參考端便可以實(shí)現(xiàn)波形的幅度調(diào)整。采用16位的AD5445可以充分保證模擬出的波形的平滑。

使用另一個(gè)DAC控制DAC1的參考電壓。當(dāng)給DACI相同的數(shù)字量，改變施加在參考電壓端的電壓DAI的輸出電壓會(huì)隨之改變。DACI采用DACXXX為16位以保證具有足夠的調(diào)節(jié)細(xì)度。調(diào)節(jié)細(xì)度達(dá)1/65 536之一。有如此調(diào)節(jié)細(xì)度，只要保證后級(jí)功率放大器的足夠穩(wěn)定性就可以選出標(biāo)準(zhǔn)功率源，即可以輸出達(dá)到一定準(zhǔn)確值得電壓和電流值。

時(shí)鐘使能端，實(shí)際上就是控制正弦波信號(hào)發(fā)生的起始過(guò)零點(diǎn)從而實(shí)現(xiàn)六路電壓電流信號(hào)的相位控制，而且客服有些功率源設(shè)計(jì)中，調(diào)節(jié)相位只有先把電壓電流幅值降到零再調(diào)節(jié)相位的缺點(diǎn)[15]。

頻率調(diào)節(jié)實(shí)際上就是調(diào)節(jié)波形模擬時(shí)發(fā)送出DAC的兩點(diǎn)數(shù)據(jù)之間的時(shí)間間隔。如果是準(zhǔn)確的50 Hz信號(hào)，一個(gè)周期需要100個(gè)點(diǎn)進(jìn)行波形模擬時(shí)，每點(diǎn)的周期是20 ms，每點(diǎn)時(shí)間間隔就是20 ms/100=0.2 ms。

2 功率放大電路實(shí)現(xiàn)

信號(hào)發(fā)生器模塊產(chǎn)生的信號(hào)包含了功率源所必須的頻率、幅值、相位等信息，但是該信號(hào)幅度較低、功率較小，用它無(wú)法直接驅(qū)動(dòng)負(fù)載，需要通過(guò)功率放大電路增強(qiáng)功率源的驅(qū)動(dòng)能力。

功率放大電路主要包含3部分：預(yù)放大電路、高電壓放大電路和保護(hù)模塊。預(yù)放大電路起過(guò)渡作用，連接信號(hào)發(fā)生器和功率放大電路，將信號(hào)進(jìn)行初步處理，優(yōu)化波形，降低信噪比。高電壓放大電路主要是通過(guò)高壓功率三極管搭建功率放大電路，在外部直流高壓電源的驅(qū)動(dòng)下，實(shí)現(xiàn)信號(hào)功率放大。保護(hù)模塊在輸出功率超過(guò)額定值時(shí)起作用，避免因?yàn)楣β蔬^(guò)大導(dǎo)致系統(tǒng)損壞[9]。

前級(jí)采用集成功率放大器，加后級(jí)大功率三極管對(duì)管組成。這種組合的優(yōu)點(diǎn)是集成功率放大器使用可以簡(jiǎn)化電路，此類(lèi)4件可以選用。但是這種集成功放不會(huì)有太大功率。如果我們需要輸出功率比較大時(shí)顯然是不夠的，或者價(jià)格非常昂貴。合理方案是集成功放和達(dá)林頓三極管的組合。達(dá)林頓大功率三極管的價(jià)格非常便宜。最后一級(jí)是輸出變壓器，接在功放三極管的之后。輸出變壓器可以使輸出達(dá)到我們更多要求?；玖砍屉妷?00 V，電流5 A，這是常規(guī)的量程[13]。

圖2 硬件電路總體框圖

3 反饋電路實(shí)現(xiàn)

為實(shí)現(xiàn)三相功率源頻率、相位和幅值的精確控制，需引入負(fù)反饋系統(tǒng)，利用PI調(diào)節(jié)實(shí)現(xiàn)無(wú)差調(diào)節(jié)。以幅值為例，利用AD采集輸出信號(hào)的幅值作為反饋，同給定的幅值進(jìn)行比較，利用誤差作為控制量，實(shí)現(xiàn)動(dòng)態(tài)調(diào)節(jié)。圖3為反饋電路實(shí)現(xiàn)的框圖。

把交流信號(hào)經(jīng)互感器（此互感器精度要足夠高）。經(jīng)運(yùn)放調(diào)整幅度送至真有效值變換電路送入A/D，此A/D選12位ADXXX。

當(dāng)FPGA產(chǎn)生正弦波信號(hào)，再經(jīng)反饋回路送回主控MCU，MCU判斷送出值與反饋值一致時(shí)，經(jīng)正常工作，如果反饋值明顯低于輸出值，可以判斷輸出端過(guò)載，這時(shí)需要撤掉輸出信號(hào)，防止時(shí)間過(guò)載造成的系統(tǒng)損壞。

圖3 反饋電路實(shí)現(xiàn)框圖

4 輸出控制單元實(shí)現(xiàn)

程控三相功率源的頻率、相位和幅值要求可以調(diào)節(jié)，并且該系統(tǒng)中頻率調(diào)節(jié)范圍為45～55 Hz，相位0～360°可調(diào)，幅值0～100 V的基本量程內(nèi)可調(diào)。其中，頻率、相位和幅值的調(diào)節(jié)通過(guò)控制單元實(shí)現(xiàn)。將控制信號(hào)通過(guò)輸入系統(tǒng)送給FPGA，F(xiàn)PGA調(diào)節(jié)輸出信號(hào)的頻率、相位和幅值。

頻率和相位的調(diào)節(jié)通過(guò)控制DDS模塊實(shí)現(xiàn)。DDS通過(guò)控制輸入頻率控制字來(lái)實(shí)現(xiàn)輸出波形的控制?；贔PGA的DDS系統(tǒng)中，可以通過(guò)選擇波形數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)來(lái)實(shí)現(xiàn)頻率和相位的調(diào)節(jié)。幅值的控制通過(guò)調(diào)節(jié)功率放大器中預(yù)放大電路和功率放大電路的放大倍數(shù)實(shí)現(xiàn)。FPGA輸出控制信號(hào)經(jīng)過(guò)DA輸出，調(diào)節(jié)放大電路的參考電壓，進(jìn)而實(shí)現(xiàn)幅值的控制。如果測(cè)量電能表時(shí)，由于目前電能表的量限跨度很大，電壓標(biāo)準(zhǔn)量限100 V，220 V，380 V，根據(jù)需要可以設(shè)置更多的量限。目前有企業(yè)開(kāi)發(fā)出10 kV電能表，電流量限也比較大，市場(chǎng)上能看出的電能表電流量程有100 A或者更大，那么檢測(cè)電能表的三相功率源必須有同樣大的量程才能滿(mǎn)足檢測(cè)電能表的要求。更多的的量程可以通過(guò)設(shè)計(jì)多抽頭升壓變壓器和升流器，由FPGA送出的開(kāi)關(guān)量信號(hào)控制繼電器，來(lái)切換量程。

5 軟件系統(tǒng)設(shè)計(jì)

該軟件系統(tǒng)包括底層的嵌入式軟件系統(tǒng)和上層控制軟件系統(tǒng)。

嵌入式軟件系統(tǒng)的硬件平臺(tái)采用基于FPGA的SOPC技術(shù)來(lái)實(shí)現(xiàn)。MCU采用FPGA內(nèi)部的NIOS II軟核來(lái)實(shí)現(xiàn)。不需要獨(dú)立的MCU。嵌入式軟件系統(tǒng)包括輸入輸出信號(hào)控制、AD和DA的數(shù)據(jù)轉(zhuǎn)換控制、以及三相功率源頻率、相位和幅值的控制。通過(guò)接受上層控制軟件的命令與配置參數(shù)，控制信號(hào)發(fā)生器模塊和外設(shè)電路。同時(shí)監(jiān)控系統(tǒng)狀態(tài)并反饋到上層控制軟件[12]。

上層控制軟件，可以安裝在臺(tái)式電腦或筆記本電腦上，程序由VB編制。上層控制軟件具有友好的人機(jī)交互界面，通過(guò)串口向FPGA主控板發(fā)出控制命令和控制參數(shù)，如電壓值、電流、相位、頻率值。

6 系統(tǒng)指標(biāo)

該程控三相功率源的主要技術(shù)指標(biāo)如下：輸出相電壓基本量程100 V，電流范圍 0～5 A頻率范圍 45～55 Hz，每相輸出功率100 W，電壓、電流調(diào)節(jié)步長(zhǎng)0.01%，輸出電壓、電流精度＜0.05%，輸出頻率精度 ＜0.01 Hz，輸出正弦波波形失真度＜0.05%[6]。

圖4 軟件系統(tǒng)框圖

7 結(jié)束語(yǔ)

該系統(tǒng)設(shè)計(jì)了基于FPGA的程控三相功率源系統(tǒng)，輸出信號(hào)頻率、相位和幅值可以調(diào)節(jié)。通過(guò)信號(hào)采樣和反饋調(diào)節(jié)提高了輸出信號(hào)的精確性。使用FPGA作為控制器，可以方便實(shí)現(xiàn)信號(hào)的生成和整個(gè)系統(tǒng)的控制。將整個(gè)控制系統(tǒng)在基于FPGA的片上系統(tǒng)實(shí)現(xiàn)，大大提高了系統(tǒng)的可靠性?；贔PGA的程控三相功率源系統(tǒng)將為電力、計(jì)量等領(lǐng)域的應(yīng)用提供更方便的解決方案。

[1]胡廣純，肖海紅．工頻功率電源信號(hào)發(fā)生電路的實(shí)現(xiàn)[J]．電子技術(shù)，2007（Z1）：7-8．

[2]雷道仲．基于FPGA的正弦信號(hào)發(fā)生器的研究與設(shè)計(jì)[D]．長(zhǎng)沙：湖南師范大學(xué)，2008．

[3]李國(guó)立，王曉君.基于DSP與DDS技術(shù)的高精度信號(hào)源設(shè)計(jì)[J].工程技術(shù)，2010（2）:115-116.

[4]張阿寧，趙萍.基于FPGA的正交數(shù)控振蕩器（NCO）的設(shè)計(jì)與實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2011（17）：149-152.

[5]張進(jìn)，蘇凱雄.基于FPGA的數(shù)控振蕩器的設(shè)計(jì)與實(shí)現(xiàn)[J].福州大學(xué)學(xué)報(bào)：自然科學(xué)版，2005（5）：584-587.

[6]蔡周峰.智能電能表的研究與設(shè)計(jì)[D].南京：南京理工大學(xué)，2013.

[7]周柱.基于CORDIC算法的直接頻率合成技術(shù)的研究和應(yīng)用[D].長(zhǎng)沙：國(guó)防科學(xué)技術(shù)大學(xué)，2005.

[8]呂勇軍.程控多功能三相功率源的設(shè)計(jì)[J].電子設(shè)計(jì)應(yīng)用，2002（1）：68-70，85.

[9]潘景良.程控任意波形功率驅(qū)動(dòng)電源的研制[D].南京：南京理工大學(xué)，2004.

[10]李江南.基于 DDS的任意波形發(fā)生器的研究[J].海軍航空工程學(xué)院學(xué)報(bào)，2005，20（2）:275-277.

[11]戴泰初，闕沛文.基于 FPGA的數(shù)字邏輯器件開(kāi)發(fā)及優(yōu)化設(shè)計(jì)[J].微電子學(xué)，2002，32（5）:397-400.

[12]潘宗樹(shù).基于NiosⅡ的SOPC系統(tǒng)設(shè)計(jì)與研究[J].武漢：武漢科技大學(xué)，2007.

[13]鐘順洪.開(kāi)關(guān)功率放大器的一種新型控制方法[D].重慶：重慶大學(xué)，2005.

[14]白居憲著.直接數(shù)字頻率合成[M].西安：西安交通大學(xué)出版社，2007.

[15]Analog Devices In.On line semiliar on DDS and PLL[M]. Analog Devices Inc，2005.

[16]Chimakurthy L S J，Ghosh M，Dai F F，et al.A novel DDS using nonlinear ROM addressing with improved compression ratio and quantization noise [J].IEEE Transactions on Ultrasonics，F(xiàn)erroelectrics，and Frequency Control，2006，53（2）:104-108.

Design and implementation of programmable three-phase power signal source based on FPGA

ZHANG Yu1，DU Min2，SUN Cun-qiang3
（1.State Grid of China Technology College，Jinan 250002，China；2.Integrated Electronic Limited by Share Ltd Shenzhen Research and Development Center，Shenzhen 518000，China；3.Shandong New Beiyang Information Technology Co.，Ltd.，Weihai 250100，China）

Programable three-phase power source is used in the detection of three-phase power meter，three-phase watt-hour meter，etc instead of troditional dlectic magenatic equpiment.programmable three-phase power source based on the FPGA using direct digital synthesis（DDS）has realized the generation of signal source，and through the power amplification circuit for FPGA signal power amplifier.The powerful function of FPGA，you can easily adjust the frequency，phase and amplitude of the output signal.In this paper，from the aspects of hardware and software architecture of scheme are expounded.The feasibility of the scheme is verified by experiment.

three-phase；power source；FPGA；NCOS

TN99

A

1674－6236（2016）24-0091-04

2015-12-27 稿件編號(hào)：201512270

張 羽（1964—），男，山東濟(jì)南人，高級(jí)工程師。研究方向：電能計(jì)量，電力測(cè)試。