駱 麗，李曉玥，曾俊琦，徐子軒

(北京交通大學(xué) 電子信息工程學(xué)院，北京 100044)

?

一種24位Delta-Sigma A/D數(shù)字抽取濾波器設(shè)計

駱 麗，李曉玥，曾俊琦，徐子軒

(北京交通大學(xué) 電子信息工程學(xué)院，北京 100044)

為了可以對天文望遠(yuǎn)鏡環(huán)境溫度實現(xiàn)更好的監(jiān)控，本文設(shè)計了一種針對天文望遠(yuǎn)鏡溫度監(jiān)控的24位高精度Delta-Sigma(簡稱D-S) A/D數(shù)字抽取濾波器，主要工作包括D-S A/D數(shù)字抽取濾波器Matlab建模與仿真、Verilog代碼編寫和使用SMIC18工藝的數(shù)字后端設(shè)計.其中有限沖擊響應(yīng)(FIR)抽取濾波器共3級：第1級為級聯(lián)積分梳狀(CIC)濾波器，抽取因子為32；第2級為級聯(lián)積分梳狀補(bǔ)償濾波器，抽取因子為16；第3級為半帶(HB)濾波器，抽取因子為2.最后設(shè)計的濾波器的輸入信號為4位，采樣頻率4.096 MHz，輸出信號24位，采樣頻率4 kHz，輸出信噪比154 dB.得到的輸出波形滿足設(shè)計要求.

Delta-Sigma A/D ；數(shù)字抽取濾波器；24位；版圖

隨著世界電子技術(shù)的快速發(fā)展，數(shù)字信號處理技術(shù)運用于越來越多的領(lǐng)域.由于數(shù)字系統(tǒng)具有低功耗、高可靠性和低成本等優(yōu)勢，使它比模擬系統(tǒng)發(fā)展得更加成熟.其中D-S是一種高精度轉(zhuǎn)換器的實現(xiàn)方法，其原理是采用過采樣和噪聲整形技術(shù)，使模擬電路設(shè)計的復(fù)雜度得到了很大程度上的降低，同時模擬電路對元器件的非理想特性的敏感度也得到改善.

1981年， CIC濾波器第1次被Hogenauer在文獻(xiàn)[1]中提出.20世紀(jì)80年代末，國外一些研究單位開始了對D-S A/D轉(zhuǎn)換器技術(shù)方面的廣泛研究，如斯坦福大學(xué)等[2].在90年代初期， Goodman 和Carey在文獻(xiàn)[3]中指出，半帶濾波器的硬件開銷與其系數(shù)息息相關(guān).目前，在國外有很多公司可以生產(chǎn)出24位以上高分辨率產(chǎn)品，如ADI的AD7195芯片，TI公司的ADS1246/7/8系列A/D轉(zhuǎn)換器芯片.對于國內(nèi)來說，隨著對高分辨率芯片的研究和重視，國內(nèi)的一些著名大學(xué)和微電子行業(yè)的公司，如復(fù)旦大學(xué)[4]，清華大學(xué)[5]中科院聲學(xué)所[6]等，研究設(shè)計的很多產(chǎn)品已經(jīng)可以達(dá)到國際先進(jìn)水平.相比于國際現(xiàn)狀和國內(nèi)大學(xué)研究現(xiàn)狀，本文作者設(shè)計的D-S濾波器，在分辨率上進(jìn)行了優(yōu)化設(shè)計達(dá)到了24位，處于國際先進(jìn)水平.

1 數(shù)字抽取濾波器

本文采用FIR抽取濾波器設(shè)計，n階FIR濾波器的傳輸函數(shù)為

(1)

式中，N為CIC濾波器的級數(shù).n階FIR濾波器的輸出函數(shù)為

(2)

從式(2)可以得出，n階FIR濾波器具有輸出函數(shù)全零點的特征，由此可知，運用這種設(shè)計的系統(tǒng)總是穩(wěn)定的.對于D-S A/D數(shù)字抽取濾波器來說，通常其抽取因子較高，所以本文采用級聯(lián)方式實現(xiàn)[7].這樣不僅可降低濾波器的階數(shù)，也可節(jié)省資源的占用.

FIR抽取濾波器共3級，應(yīng)用CIC狀濾波器作為第1級，它的抽取因子為32；應(yīng)用CIC補(bǔ)償濾波器作為第2級，抽取因子為16；應(yīng)用半帶(HB)濾波器作為第3級，抽取因子為2.整體設(shè)計結(jié)構(gòu)如圖1所示，濾波器參數(shù)見表1.

表1 數(shù)字抽取濾波器各級參數(shù)Tab.1 Performance parameters for every stage of digital decimation filter

2 數(shù)字抽取濾波器各級設(shè)計

2.1 CIC濾波器設(shè)計

本文設(shè)計的CIC濾波器可以分為積分器部分與梳狀濾波器部分.CIC濾波器的結(jié)構(gòu)簡單，并且傳輸函數(shù)的系數(shù)均為1，即h(n)=1(n=0，1，…，N)，且不存在乘法單元，這樣可以節(jié)省硬件資源.

對于N級級聯(lián)的CIC抽取濾波器，其中積分器部分的傳輸函數(shù)為

(3)

式中，N為濾波器級數(shù).梳狀濾波器部分傳輸函數(shù)為

(4)

式中：R為抽取因子；D為延遲因子.由式(3)與式(4)可得N級CIC濾波器傳輸函數(shù)為

(5)

設(shè)計中想要將濾波器所引入的量化噪聲混疊作用忽略不計，則對于和數(shù)字抽取濾波器相連接的N階調(diào)制器來說，CIC濾波器設(shè)計的階數(shù)要為N+1.設(shè)計中采用3階級聯(lián)D-S調(diào)制器，則在濾波器系統(tǒng)仿真設(shè)計時，CIC濾波器的級數(shù)為4，對應(yīng)式(5)中，N=4；由于調(diào)制器中過采樣因子為1 024，CIC濾波器的抽取因子R設(shè)定為32，一般延遲因子D為1.本文所設(shè)計的CIC抽取濾波器采用4級級聯(lián)結(jié)構(gòu),見圖2.

使用Matlab的Simulink軟件對設(shè)計的CIC濾波器進(jìn)行建模仿真，得到其幅度響應(yīng)如圖3所示.

對于CIC濾波器，信號輸入二進(jìn)制數(shù)碼位數(shù)是Bin，輸出的位數(shù)是Bout，則其輸出位數(shù)可表示為

Bout=NlbRD+Bin

(6)

本文設(shè)計的數(shù)字濾波器以4位二進(jìn)制作為其輸入，實現(xiàn)了24位的數(shù)據(jù)輸出.對CIC濾波器進(jìn)行寄存器傳輸級代碼仿真,仿真時采用Matlab和Modelsim聯(lián)合仿真，使用Matlab中的link for,Modelsim功能，為功能仿真提供輸入數(shù)據(jù).仿真時,時鐘頻率為4.096 MHz，D-S調(diào)制器調(diào)制的4位二進(jìn)制流碼作為CIC濾波器的輸入，仿真結(jié)果輸出為24位，以十進(jìn)制顯示結(jié)果,如圖4所示.

2.2 CIC補(bǔ)償濾波器設(shè)計

當(dāng)CIC濾波器級數(shù)N較大時，幅度響應(yīng)在其通帶范圍內(nèi)會有一定程度的衰減.因此，在設(shè)計數(shù)字濾波器時，需要考慮對CIC濾波器通帶內(nèi)由于結(jié)構(gòu)帶來的衰減做一定補(bǔ)償.CIC補(bǔ)償濾波器通常工作在相對較低的頻率下，其作用是來實現(xiàn)對CIC濾波器在通帶衰減的補(bǔ)償，達(dá)到頻率校正的目的.所以在通帶范圍內(nèi)，CIC補(bǔ)償濾波器必須要有和CIC濾波器相反的幅頻特性.CIC濾波器的幅度響應(yīng)和CIC補(bǔ)償濾波器幅度響應(yīng)分別為

(7)

(8)

當(dāng)抽取因子R很大時，式(8)可以化簡為

(9)

根據(jù)式(9)的結(jié)果所示，CIC補(bǔ)償濾波器有時又可以稱為反sinc濾波器.其補(bǔ)償效果如圖5所示.這種補(bǔ)償方法稱為升幅FIR補(bǔ)償方法.

根據(jù)式(8)，本文設(shè)計中，其延遲因子D為1，抽取因子R為16；通帶頻率選擇為通帶邊緣小于第1級濾波器fs/R的1/4處.本文設(shè)計的CIC補(bǔ)償濾波器幅度響應(yīng)如圖6所示.

CIC補(bǔ)償濾波器的設(shè)計中，它的系數(shù)是固定的值，因此所有乘法運算都是固定系數(shù)的，而乘法器會占用很多的處理時間，為了節(jié)約硬件資源、減少處理時間，本文選擇用移位、加/減來替換并行的乘法來實現(xiàn)濾波器固定系數(shù)乘法運算.因此本文在設(shè)計補(bǔ)償CIC濾波器時采用的是CSD(Canonic Signed Digit)編碼，使加/減法的次數(shù)減少到最小，節(jié)省了資源開銷.本文實現(xiàn)的CIC補(bǔ)償升幅濾波器的結(jié)構(gòu)如圖7所示.

對CIC補(bǔ)償濾波器進(jìn)行RTL級代碼仿真，仿真時第1級CIC濾波器的輸出作為第2級CIC補(bǔ)償濾波器的輸入信號，時鐘頻率設(shè)為128 kHz，抽取因子為16，仿真結(jié)果如圖8所示.

2.3 半帶濾波器設(shè)計

將CIC濾波器與半帶HB濾波器[8]連接使用，能夠使其具有大的動態(tài)范圍和高倍數(shù)的信道抽取.HB濾波器是一種特殊的線性相位濾波器，在D-SAD轉(zhuǎn)換器中有著舉足輕重的地位.

對于HB濾波器來說，它的通帶波紋系數(shù)δP與阻帶波紋系數(shù)δS是一樣的；而HB濾波器的通帶截止頻率ωC和阻帶起始頻率ωA則是關(guān)于π/2對稱的,它的頻率響應(yīng)滿足

H(ejω)=1-H(ej(π-ω))

(10)

從式(10)可以得出，H(ejπ/2)=0.5.HB濾波器的另外一個特點是它的傳輸函數(shù)中有為數(shù)眾多的系數(shù)是零，因此在用硬件實現(xiàn)時，對比其他同等長度的

濾波器，HB濾波器可以節(jié)省很多運算量，因此能夠大幅度節(jié)約硬件資源的開銷.本文設(shè)計的第3級HB濾波器要使采樣率下降2倍，使輸出信號的頻率降低到奈奎斯特頻率.設(shè)AP和AS分別為通帶衰減和阻帶衰減，和通帶阻帶波紋的關(guān)系為

AP=-20lg(1-δP)

(11)

AS=-20lgδS

(12)

利用Matlab仿真，得到HB濾波器幅度響應(yīng)如圖9所示， 其阻帶衰減為40 dB，其過渡帶寬0.4 kHz，根據(jù)式(12)可知，此時當(dāng)濾波器的通帶和阻帶波紋系數(shù)的值都是0.01時，計算得到通帶衰減約為0.087 3 dB.

由半帶濾波器的特性知，其系數(shù)是對稱的，由此得8階HB濾波器的系數(shù)：h(0)=h(8)=h(2)=h(6)=0，h(4)=0.5.8階HB濾波器的結(jié)構(gòu)見圖10.

由于CSD編碼的優(yōu)勢，本文在設(shè)計HB濾波器時也采用CSD編碼，這樣可很大程度上減少加減法的運算，降低硬件資源的使用，為運算的時間編寫半帶濾波器RTL級代碼，得到的仿真輸出結(jié)果如圖11所示，仿真時給定時鐘頻率為8 kHz，抽取因子為2.

3 濾波器整體仿真與版圖設(shè)計

使用Matlab軟件，結(jié)合3階級聯(lián)D-S調(diào)制器進(jìn)行仿真，得到輸出功率頻譜圖見圖12，由圖12知經(jīng)過數(shù)字抽取濾波器的降采樣和濾波作用，輸出有效位數(shù)(ENOB)為25.30 位，信噪比(SNDR)為154 dB.

考慮到芯片管腳使用情況，達(dá)到硬件節(jié)約資源的目的，設(shè)計時在3級濾波器之后添加一個并-串轉(zhuǎn)換模塊，使24位并行輸出轉(zhuǎn)換成1位串行輸出，所以數(shù)字濾波器整體結(jié)構(gòu)包含3級濾波器，一個時鐘產(chǎn)生電路與一個并串轉(zhuǎn)換電路，最后輸出為24位串行數(shù)據(jù).整體的Verilog代碼仿真見圖13和圖14.

版圖設(shè)計采用SMIC18 CMOS工藝，版圖面積為4 mm2.結(jié)合本濾波器實現(xiàn)需求編寫了合適的綜合約束，在Synopsis的Design Compile中運行時序綜合，當(dāng)濾波器的時序滿足需求后，生成了相應(yīng)的網(wǎng)表，并進(jìn)行了pre-STA；之后在Encounter里完成濾波器的布局布線和時序檢查等流程，提取GDS文件與用于測試反標(biāo)記的sdf文件，進(jìn)行poset-STA,滿足時序要求后，在Virtuoso里做設(shè)計規(guī)格檢查(DRC)和版圖原理圖一致性檢查(LVS)，得到符合設(shè)計規(guī)格的GDS文件.版圖設(shè)計如圖15所示.

4 結(jié)論

1)設(shè)計的24位D-S A/D數(shù)字抽取濾波器采用的是3級級聯(lián)結(jié)構(gòu)，濾波器輸入信號4位，頻率為4.096 MHz；輸出信號24位，頻率為4 kHz.

2)分析了各級濾波器的電路設(shè)計結(jié)構(gòu)，考慮到硬件資源利用，在編碼時采用CSD編碼，節(jié)約了乘法器單元的使用.

3)利用Matlab結(jié)合3階級聯(lián)D-S調(diào)制器對濾波器建模進(jìn)行仿真，得到濾波器輸出頻譜的有效位數(shù)為25.30位，信噪比為154 dB.

4)利用Modelsim對濾波器整體進(jìn)行Verilog代碼仿真，得到24位串行輸出，最后利用SIMC18工藝對濾波器進(jìn)行版圖設(shè)計，版圖面積為4 mm2，數(shù)字電壓1.8 V，芯片功耗20 mW.

[1] HOGENAUERO B.An economical class of digital filters for decimation and interpolation [J]. IEEE Transactions on Acoustics ,Speechand Signal Processing ,1981 ,29(2) :155 -162.

[2] BOSER B E,WOOLEY B A.The design of sigma-delta modulation analog-to-digital converters[J].IEEE Journal of Solid-State Circuits，1988, 23(6):1298-1308.

[3] GOODMAN D J,CAREY M J.Nine digital filters for decimation and interpolation[J].IEEE Transactions on Acoustions Speech and Signal Processing,1997,25 (2) :121 -126.

[4] CAO Ying, REN Tenglong, HONG Zhiliang. A 16 bit 96 kHz chopper-stabilized Sigma-Delta ADC[J].Chinese Journal of Semiconductors，2007,28 (8):1204-1210.

[5] YIN Xiumei, YANG Pei, YANG Huazhong. An 80 dB dynamic range sigma-delta modulator for Low-IF GSM receivers[J]. Chinese Journal of Semiconductors,2008,29 (2):256-261.

[6] 李羅生. Sigma Delta A/D轉(zhuǎn)換器和鎖相環(huán)的設(shè)計[D].北京:中國科學(xué)院聲學(xué)所,2005. LI Luosheng.Design of Delta A/D Sigma converter and phase locked loop [D].Beijing: Institute of Acoustics, Chinese Academy of Sciences,2005. (in Chinese)

[7] 陳茜，王錦榮，傅興華. 基于Matlab的ΣΔADC系統(tǒng)設(shè)計及仿真[J]. 系統(tǒng)仿真學(xué)報，2008,20(3)：755-758. CHEN Qian,WANG Jinrong,FU Xinghua.The design and simulation of Sigma Delta ADC system based on Matlab[J].Journal of System Simulation, 2008,20(3):755-758. (in Chinese)

[8] SPEAR Chris. System Verilog for verification[M].2nd ed. New York:Springer,2008.

Design of 24-bit Delta-Sigma A/D digital decimation filter

LUOLi,LIXiaoyue,ZENGJunqi,XUZixuan

(School of Electronic and Information Engineering, Beijing Jiaotong University, Beijing 100044,China)

In order to achieve a better monitoring of the astronomical telescope environment temperature,this paper designed a 24 bit high precision Delta-Sigma (D-S) A/D digital extraction filter for astronomical telescope temperature monitoring. This paper includes Delta-Sigma A/D digital decimation filter Matlab modeling and simulation, Verilog coding and digital back-end design of SMIC18 process. The Finite Impulse Response(FIR) filter haves three levels. The cascaded integrator comb(CIC) filter is used in the first level FIR decimation filter, extraction factor is 32; the second level used CIC compensation filter, extraction factor is 16; the third level used half band filter, extraction factor is 2. Finally, the input signal of the filter is 4 bit, the frequency is 4.096 MHz, the output signal is 24 bit, the frequency is 4 kHz, and the signal to noise ratio is 154 dB.The output waveform meets the design requirements.

Delta-Sigma A/D;digital decimation filter;24 bit;layout

2016-05-09

國家自然科學(xué)基金天文聯(lián)合基金資助(U1431119)

駱麗(1966—) ， 女， 四川資陽人， 教授， 博士． 研究方向為集成電路設(shè)計.email:lluo@bjtu.edu.cn.

TN402

A

1673-0291(2016)05-0045-05

10.11860/j.issn.1673-0291.2016.05.008