傅 磊

(哈爾濱電機廠有限責任公司,哈爾濱 150036)

?

一種基于LABVIEW FPGA應用的IRIG-B碼解碼方法

傅 磊

(哈爾濱電機廠有限責任公司,哈爾濱 150036)

針對當前電力系統廣泛應用的IRIG-B時間碼,在由衛(wèi)星同步時鐘設備和LABVIEW實時控制器構成的測試平臺上,采用基于LABVIEW FPGA模塊的開發(fā)工具,給出了一種IRIG-B(DC)碼的軟件解碼方法。試驗證明:該方法能夠正確接收IRIG-B(DC)碼脈沖并解析成準確的時間,并為基于IRIG-B(DC)碼的電力系統的時間同步提供實施基礎。

時間同步;實時控制器;IRIG-B;解碼;衛(wèi)星同步時鐘

時鐘同步是保證電力系統正常運行和故障診斷的關鍵技術,對系統的故障定位和分析起著重要的作用,因此時鐘同步是十分必要的。國家電網公司在“關于加強電力二次系統時鐘管理的通知”中明確表示電力二次系統的對時方式原則上采用IRIG-B(DC)碼方式[1-4]。其優(yōu)勢在于:時間同步環(huán)節(jié)簡單,延遲時間短;精度高,小于1 μs;構建容易,利用單片機、微處理器、FPGA、CPLD等均可實現,并具有較高的時效性和準確性,能夠滿足電力二次系統對時間精度的要求。因此,在當前的電力二次系統中,IRIG-B(DC)碼成為一種流行的時間同步方式[5-7]。基于此,本文論述一種IRIG-B(DC)碼的解碼方法,根據IRIG-B碼的時間幀構成格式特征,利用衛(wèi)星同步時鐘設備的IRIG-B TTL輸出接口,通過美國NI公司的CompactRIO實時控制器的FPGA模塊和數字輸入模塊NI9401,及FPGA編程實現了IRIG-B(DC)時間碼的解碼。

1 IRIG-B(DC)解碼測試平臺

IRIG-B(DC)碼解碼測試系統如圖1所示。

圖1 IRIG-B(DC)碼解碼測試系統

Fig.1 IRIG-B (DC) code decoding test system

采用某廠商生產的衛(wèi)星同步時鐘設備K805,該設備提供NTP/SNTP信號、脈沖信號、IRIG-B信號或RS232、RS485時間報文等時間信息信號輸出,可滿足不同設備的時間同步接口要求。在本測試系統中利用其中的IRIG-B TTL信號。時間信號采集系統使用美國NI公司基于工業(yè)以太網的CompactRIO工業(yè)控制器搭配數字輸入輸出模塊NI9401,該控制器包含了嵌入式處理、可熱插拔的工業(yè)I/O模塊和可重配置現場可編程門陣列(FPGA),面向工業(yè)過程實時控制,采用開放式、模塊化結構設計,維護簡單,升級方便。采用嵌入式操作系統,實時性強,該控制器的LabVIEW FPGA模塊可以利用一個高度集成的開發(fā)環(huán)境,使開發(fā)人員能夠更有效地設計復雜系統,而不需要學習開發(fā)傳統的基于FPGA的系統所需要使用的底層軟件工具和硬件描述語言(HDL)。通過基于LABVIEW語言的圖形化編程方法即可實現FPGA模塊的編程。而且CompactRIO的實時控制器與FPGA相結合,在實時控制器上可以實現毫秒級的程序循環(huán)周期,在FPGA上也可實現納秒級的程序循環(huán)周期,因此能夠根據不同的應用滿足硬實時與軟實時的需求[8-9]。由于IRIG-B(DC)的脈沖信號為毫秒級, CompactRIO的實時控制器最小實時周期為1 μs,在脈寬計數上會不準確。CompactRIO的FPGA背板上能實現最小25 ns的循環(huán)周期,因此在本測試系統中采用LABVIEW FPGA編程的方式實現IRIG-B(DC)解碼。數字輸入模塊NI9401接收IRIG-B(DC)的TTL時間脈沖信號,在CompactRIO的FPGA模塊中通過編程解碼成正確的時間,獲得的時間信息可以同步實時控制器的時鐘,同時可以通過網絡時間同步方式對上位監(jiān)控計算機網進行網絡時間同步。在實際的電氣二次系統應用中,這樣一個解碼和時間同步過程,實際上完成了現場電氣二次系統的時間同步過程。

2 IRIG-B(DC)解碼實現

IRIG-B(DC)碼是一種串行時間碼,一個時幀包括100個碼元,周期為1 s。每個碼元周期為10 ms,采用不同寬度的脈沖,以二進制形式表示不同的時間,脈沖寬度為2 ms表示0,5 ms表示1,8 ms表示P,P為位置識別標志。每幀數據起始首先是幀參考點PR,之后每10個碼元有1個位置識別標志,分別為P1,P2,…,P9,P0。根據IRIG-B(DC)碼的特點,本文采用如下方式進行解碼:由于PR和P0為相鄰的2個連續(xù)的8 ms脈沖,因此可以作為獲取時間幀的起始點,此外IRIG-B(DC)碼的時間碼所處的位置為第1、2、3、4個脈沖表示s,第6、7、8個脈沖表示10 s,第10、11、12、13個脈沖表示min,第15、16、17個脈沖表示10 min,第20、21、22、23個脈沖表示h,第25,26個脈沖表示10 h,第30、31、32、33個脈沖表示d,第35、36、37、38個脈沖表示10 d,第40、41個脈沖表示100 d[10]。因此只要將IRIG-B(DC)碼解碼到第41個脈沖就能提取到全部時間信息。所以在設計本程序時,采集NI9401模塊的DI輸入數據,確認能夠收到時間脈沖串之后,再檢測到2個連續(xù)的8 ms脈沖,則開始連續(xù)收取時間脈沖信息,對于每幀時間脈沖碼從起始點開始至少收取并存儲41個脈沖,同時,根據IRIG-B(DC)碼含有時間信息的碼元按照解碼規(guī)則進行解碼。解碼計數及數據存儲程序循環(huán)執(zhí)行,程序循環(huán)周期為10 μs,采用定時計數的方法確定脈沖寬度,例如,如果一個脈沖計數為200,則說明脈沖寬度為2 ms。

為了提高接收脈沖的準確性,本程序設計在脈沖寬度檢測過程中引入容錯機制,用以防止尖峰脈沖的干擾,提高系統的可靠性。如果脈沖寬度計數值為10～300之間時認為是數據0,在400～600之間時認為是數據1,在700～900時認為是幀參考點或位置標志,在程序中為區(qū)別時間信息和位置標志,將其置為2,這樣就消除了碼元在傳輸或采集過程中出現的非標準化因素。IRIG-B(DC)碼解碼軟件實現流程圖如圖2所示。

圖2 IRIG-B碼解碼流程圖

除上述處理方法以外,需要說明的一點是,在將通過計數獲得的碼元輸出之前,通過二進制十進制轉換分別解碼出d、h、min、s信息,為了使輸出的時間信息與 IRIG-B(DC)的幀參考標志對齊,將當前時間幀解碼出的時間信息在下一個幀參考標志前輸出,在當前幀時間信息的基礎之上加1 s,因為當前解碼后的時間已經不是IRIG-B(DC)的實時時間,所以不能立刻輸出,只有經過這樣的處理,才能實現解碼時間信息與當前實際時間信息一致。

基于FPGA實現的IRIG-B(DC)碼解碼后,時間可以直接傳送到CompactRIO實時控制器,從而對實時控制器進行時鐘同步,同時也可以利用實時控制器通過以太網通信或串口通信的方式對相連的上位監(jiān)控計算機進行時間同步,以及對在基于本控制器所開發(fā)的系統內所有能夠通過網絡或串口通信的設備進行時間同步。即使不使用LABVIEW實時控制器,只要控制器的處理周期能夠滿足時間脈沖寬度計數的要求,則本文所論述的方法仍然能夠實現IRIG-B(DC)的解碼,在實現解碼所在控制器的時間同步的同時,通過控制器的串口或網絡通信,仍然能夠實現系統內的所有時鐘設備的時間同步。

3 測試結果

基于LABVIEW實時控制器FPGA編程實現的IRIG-B(DC)解碼測試結果如圖3所示,其中波形顯示部分為所采集的時間脈沖波形,此外也顯示了每一幀時間數據的前50個碼元的數據。

圖3 IRIG-B碼解碼測試結果

根據包含時間信息的碼元可以得到當前的時間信息,根據IRIG-B(DC)碼的構成特征,可以得到其時間碼元解碼計算過程為:

第1、2、3、4個脈沖表示s,為0100,轉換為十進制為4。第6、7、8個脈沖表示10 s,為100,轉換為十進制為4。本程序中解碼時間為500 ms,所以編程中將時間信息加1 s后再延遲500 ms輸出,這樣就能夠使時間與IRIG-B的時間碼起始幀對齊,則秒信息為45 s。

第10、11、12、13個脈沖表示min,為0001,轉換為十進制為1。第15、16、17個脈沖表示10 min,為101,轉換為十進制為5。則分信息為51 min。

第20、21、22、23個脈沖表示h,為0111,轉換為十進制為7。第25,26個脈沖表示10 h,為00,轉換為十進制為0。則小時信息為7 h。

第30、31、32、33個脈沖表示d,為0101,轉換為十進制為5。第35、36、37、38個脈沖表示10 d,為0011,轉換為十進制為3。第40、41個脈沖表示100 d,為10,轉換為十進制為2。則天信息為235 d。

最終得到當前解碼時間為235 d 7 h 51 min 45 s,實際時間為8月23日7時51 min 45 s,測試結果與當前時間一致,表明所實現的解碼過程是正確的。

4 結 語

借助LABVIEW實時控制器CompactRIO,本文給出了一種IRIG-B(DC)碼的解碼方法。實際測試表明,該解碼方法能夠正確地解析出準確的時間。同時,所給的方法即使脫離本文所依靠的軟硬件平臺,只要控制器的處理周期能夠滿足時間脈沖寬度計數的要求,根據其基本解碼思想仍然能夠用于其他時間同步軟硬件平臺的解碼程序設計。

[1] 張輝.新一代的IRIG-B碼時統終端的設計[D].長春:吉林大學,2005.

ZHANG Hui. Design of new generation of IRIG-B code time system client [D]. Changchun: Jilin University, 2005.

[2] 郝帥,洪海麗,任宇飛.基于FPGA的 IRIG-B(DC)碼編碼與解碼器設計[J]. 國外電子測量技術,2012,31(8):64-67.

HAO Shuai, HONG Haili, REN Yufei. Design of IRIC-B (DC) code encoder and decoder based on FPGA [J]. Foreign Electronic Measurement Technology, 2012,31(8):64-67.

[3] 吳旻,劉進進,王紅光.高精度IRIG-B碼對時解碼模塊的設計與實現[J].工業(yè)控制計算機,2012, 25(1):88-89.WU Min, LIU Jinjin, WANG Hongguang. Design and realization of high-accuracy IRIG-B code time setting decoding module [J]. Industrial Personal Computer, 2012, 25(1):88-89.

[4] 李軍華.高精度IRIG-B的數字方法實現[D].北京:北京郵電大學,2007.

LI Junhua. The digital design approach of high accuracy IRIG-B[D]. Beijing: Beijing University of Posts and Telecommunications, 2007.

[5] 謝仁祥.IRIG-B碼解碼及網絡校時的實現[D].成都:四川大學,2006.XIE Renxiang. The decode of IRIG-B and the realization of net time service [D]. Chengdu: Sichuan University, 2006.

[6] 劉浩,蘇理,丁敏.IRIG-B碼對時在保護測控裝置中的實現[J]. 江蘇電機工程,2007,26(1):48-50.

LIU Hao, SU Li, DINGMin. The realization of time synchronization with IRIG-B in digital protection and monitor devices [J]. Jiangsu Electrical Engineering, 2007,26(1):48-50.

[7] 秦茂,解建偉,曹成軍,等.IRIG-B(DC)碼對時在勵磁系統中的實現[J].水電站機電技術,2013,36(5):28-29.

QIN Mao, XIE Jianwei, CAO Chengjun, et al. Realization of IRIG-B (DC) code time setting in excitation system [J]. Mechanical & Electrical Technique of Hydropower Station, 2013,36(5):28-29.

[8] 李詩雨.基于CompactRIO的遠程雷達伺服控制系統的研究[D].大連:大連理工大學,2013.LI Shiyu. Research of remote radar servo control system based on CompactRIO [D]. Dalian: Dalian University of Technology, 2013.

[9] 王曉亮,謝朝輝,楊紅官.基于LABVEW和FPGA的存儲器測試系統設計[J].計算機測量與控制,2012,20(7):1763-1765.WANG Xiaoliang, XIE Zhaohui, YANG Hongguan. A new memory testing system based on LABVIEW [J]. Computer Measurement & Control, 2012,20(7):1763-1765.

[10] 何小慶,楊訓,徐皇清.數字化變電站IRIG-B碼對時解碼方案研究[J].陜西電力,2013(6):39-42.HE Xiaoqing, YANG Xun, XU Huangqing. Analysis on clock synchronization of IRIG-B decoder scheme in digital substation [J]. Shanxi Electric Power, 2013(6):39-42.

(責任編輯 郭金光)

Research on IRIG-B decoding based on LABVIEW FPGA

FU Lei

(Harbin Electric Machinery Company Limited, Harbin 150036, China)

Aiming at IRIG-B time code widely used in power system, a kind of software decoding method of IRIG-B (DC) based on LABVIEW FPGA developing tool was proposed on the measurement platform based on satellite synchronization clock equipment and LABVIEW real time controller. The experiment verifies that the presented method can receive IRIG-B (DC) code pulse correctly and form the correct time, and supply the implement condition for time synchronization of power system based on IRIG-B (DC).

time synchronization; real time controller; IRIG-B; decoding; satellite synchronization clock

2015-08-15。

傅 磊(1978—),男,工程師,主要從事同步發(fā)電機勵磁控制系統研究。

TP273;TP311.53

A

2095-6843(2016)01-0050-03