李弓,吳艷

(廣西科技大學電氣與信息工程學院，廣西柳州545006)

中值濾波算法的研究及其FPGA實現(xiàn)

李弓,吳艷*

(廣西科技大學電氣與信息工程學院，廣西柳州545006)

對已有的傳統(tǒng)中值濾波算法、快速中值濾波算法進行了基于FPGA設計實現(xiàn).在此基礎(chǔ)上提出了快速中值濾波的一種改進算法，并進行了設計.3種中值算法都利用Verilog HDL進行編程，通過對比仿真結(jié)果，表明了改進算法在達到較好的濾波效果的同時在硬件實現(xiàn)上的優(yōu)越性.

中值濾波;改進算法;FPGA;仿真

0 引言

圖像作為人類獲取外界信息的一項重要途徑，在其采集、傳輸、存儲等環(huán)節(jié)中不可避免地會受到各種噪聲的干擾，降低圖像質(zhì)量［1-3］.這對圖像后續(xù)處理，諸如圖像分割、特征提取、圖像識別等會產(chǎn)生難以預料的影響.中值濾波是一種非線性濾波圖像預處理方法，它是由Turky于1971年首次提出的，能有效地去除脈沖噪聲和椒鹽噪聲，同時也較好地保留圖像的邊緣信息［4-6］.由于通常要處理的圖像的數(shù)據(jù)量非常大，若使用軟件對圖像做預處理難以滿足諸如目標識別與跟蹤等一些實時性要求比較高的系統(tǒng);因此，盡可能將圖像處理算法用硬件實現(xiàn)是比較有效的途徑［7-9］.

1 中值濾波原理

中值濾波是一種鄰域運算，鄰域中的像素先按灰度級進行排序，然后選擇灰度值排序后的中間值作為輸出像素值.若濾波窗口中存在噪聲像素，通常噪聲像素與窗口中的其他像素值會相差很大.噪聲像素經(jīng)排序后一般不可能是中間值，從而被舍棄，以此達到過濾抑制噪聲的效果［10］.中值濾波的數(shù)學表達公式如下:

式(1)中，f(x-i，y-i)是輸入像素灰度值，g(x，y)是輸出像素灰度值.在使用FPGA硬件實現(xiàn)中值濾波時，該鄰域體現(xiàn)為濾波窗口，S便為濾波窗口模板.窗口S可取線性、十字行、圓形、方形等.為便于FPGA實現(xiàn)，濾波窗口一般選擇N×N的方形窗口(N為奇數(shù))，本文對3×3的方形濾波窗口進行算法分析設計.

圖1 中值濾波原理圖Fig.1 The principle diagram of the median filtering

如圖1所示，以3×3濾波窗口為例，當對一幅圖片進行中值濾波時，窗口以先行后列的方式滑過圖片.窗口在每次移動前，都會將其內(nèi)的9個像素灰度值進行排序，并將排序后的中間值替換窗口中心位置的像素值.

一個完整的中值濾波系統(tǒng)包含了濾波窗口模塊、行列計數(shù)模塊、控制延時模塊，及中值濾波模塊.如何快速有效地取出濾波窗口輸出像素的中間值，并設計使用更少的硬件資源去實現(xiàn)，是中值濾波模塊需要解決的核心問題.

文中3種中值濾波算法都在Altera公司QuartusⅡ9.0軟件下用Verilog HDL語言編程，F(xiàn)PGA芯片選擇Cyclone III系列EP3C40F484C6.

2 傳統(tǒng)中值濾波算法的FPGA設計及仿真

傳統(tǒng)中值濾波通常對鄰域內(nèi)所有像素進行交換排序以得到像素中值.以N×N方形濾波窗口為例，傳統(tǒng)中值濾波第一次排序，對窗口內(nèi)所有像素進行比較操作，找到最大值(或最小值)并舍棄.第二次排序，對剩余像素組進行，找最大值(或最小值)并舍棄.當排序進行到第(N×N+1)/2次時，所得到的最大值(或最小值)即為鄰域像素的中值.第一次排序進行了N×N-1次對比操作，第二次排序進行了N×N-2次對比操作，以此類推，在第(N×N+1)/2次即最后一次排序時所進行的對比操作數(shù)為N×N-(N×N+1)/2.那么傳統(tǒng)中值濾波算法，找到中值所需要的對比操作次數(shù)以如下公式進行計算:

文中的3×3窗口輸出9個像素，用FPGA實現(xiàn)傳統(tǒng)濾波算法，需要設計5級排序.第一級排序8次對比操作，末級排序4次對比操作，共進行30次對比操作，才能準確尋找到中值.傳統(tǒng)中值濾波算法仿真波形如圖2，設計綜合編譯后的片內(nèi)資源分配如圖3.

圖2 傳統(tǒng)中值濾波仿真波形圖Fig.2 Simulation waveform of the traditional median filtering

圖3片內(nèi)資源分配圖Fig.3 The allocation of resources within the chip

圖2 中，a11～a33是從濾波窗口并行輸入的9個像素灰度值，在時鐘作用下，當復位使能為高電平時，開始進行濾波排序操作.由于傳統(tǒng)濾波算法經(jīng)過5級比較，每級比較需耗費一個時鐘，所以中值median在滯后輸入像素5個時鐘周期后才能被準確輸出.從上圖的仿真波形中可以看到，當復位使能rst＿n為0，中值median復位，輸出為0;當rst＿n為1時，對應第2個時鐘周期，濾波窗口輸入的9個像素灰度值a11～a33分別為21，10，31，12， 9，19，51，45，14.在經(jīng)過5個時鐘周期后，median準確輸出9個灰度像素a11～a33的中值19.以此類推，median輸出的第2個數(shù)值為時鐘CLK在第3個周期灰度像素a11～a33的中值.從圖3的片內(nèi)資源分配可知傳統(tǒng)中值濾波算法設計需819個Total combinational functions(組合函數(shù))和240個Dedicated logic registers(專用邏輯寄存器).

3 快速中值濾波算法的FPGA設計及仿真

圖4 快速中值濾波排序圖Fig.4 Sort of the fast median filtering

快速中值濾波算法，首先將來自濾波窗口的9個像素按行進行降序排列，找到每行的最大值、中間值和最小值;之后再按列進行降序排列，得到每列的最大值、中間值和最小值;最后將對角線上的3個值進行比較排序得到中間值，該中間值即為9個像素的中間值.

如圖4所示，快速中值濾波每行與每列的排列都進行了3次比較操作，對角線排列也進行了3次比較操作.3×3濾波窗口共3行3列，完成行與列降序各需9次比較，快速中值一共進行了21次對比操作.對比傳統(tǒng)中值濾波，快速中值濾波的排序操作次數(shù)大大減少，隨著濾波窗口大小選擇的不同，快速中值濾波對比所減少的操作將體現(xiàn)的更加明顯.

快速濾波算法FPGA實現(xiàn)的核心是三點比較器的設計，7次調(diào)用所設計的三點比較器，再根據(jù)快速濾波原理進行正確連接，得到如圖5所示的快速中值濾波頂層原理圖.實現(xiàn)三點比較器模塊的verilog HDL程序關(guān)鍵語句如下:

圖5 快速中值濾波頂層原理圖Fig.5 Top-level schematic of the fast median filtering

從圖5中可以看出快速濾波算法只進行了3級比較.模塊bj為所設計的三點比較器，第一級比較的結(jié)果實現(xiàn)了行降序排列，3個三點比較器的輸出分別為每行的最大值max，最小值min，及中值median.根據(jù)快速中值濾波算法原理，在第二級比較時為實現(xiàn)列降序，將第一級比較得到三行的最大值max，最小值min，中值median分別作為第二級比較的3個三點比較器的輸入值.最后一級的三點比較器實現(xiàn)了快速中值濾波算法原理在經(jīng)過列降序排列后濾波窗口對角線3個值的比較排序.在圖6的仿真波形中，當復位使能rst_N為0，中值median復位，輸出為0.當rst_N為1時，對應第2個時鐘周期，濾波窗口輸入的9個像素灰度值a11～a33分別為7，7，3，11，7，4，9，13，7，中值median只經(jīng)過3個時鐘周期便正確地輸出了a11～a33的像素中間值7.根據(jù)對快速中值濾波頂層模塊的綜合編譯可知，該算法FPGA設計共占用了506個Total combinational functions(組合函數(shù))和104個Dedicated logic registers(專用邏輯寄存器).

圖6 快速中值濾波仿真波形Fig.6 Simulation waveform of the fast median filtering

4 改進快速中值濾波算法的FPGA設計及仿真

上文所設計的一種中值濾波算法，都是以濾波窗口中像素排序的中間值代替窗口原有中心位置的像素值.當中心點為噪聲時，前2種方法都能有效起到濾除噪聲的目的.若中心位置像素不是噪聲，該像素與排序后的中間值相差很少.進行像素替代后雖然對單個窗口的中心像素影響不大，但對于整幅圖像都用此方式進行濾波，容易造成圖像的輕微模糊.為避免這種對圖像效果的不良影響，提出快速中值濾波的改進算法.先對濾波窗口中每一行的像素進行排序，取每行排序后的中間值再進行排序并取中值.用此時得到像素中值與窗口原有中心位置的像素值做差.引入一個約束閾值，將之前得到的差值與閾值進行比較.當差值小于閾值時，窗口中心位置像素保持不變，當差值大于閾值時，窗口中心位置像素再用排序中值像素替代.改進算法后的數(shù)學表達式如下:

快速中值濾波的改進算法引入了閾值比較環(huán)節(jié)，在FPGA設計算法實現(xiàn)時則要加入閾值比較模塊.閾值的選取是針對不同圖像的，閾值過大，可能濾除不掉噪聲，過小將使圖像變得模糊.通常閾值選在幾十左右，本次設計取閾值T=45，比較模塊仿真波形如圖7所示.

圖7 閾值比較仿真波形圖Fig.7 Simulation waveform of the threshold comparison

根據(jù)圖7仿真波形，當輸入信號med=64，f=18時，代入閾值比較式(3)進行計算med-f=46＞45，此時g=med=18.同理，當輸入信號med=68，f=28時，經(jīng)計算g=f=68.特別注意，由于在計算窗口元素中值時已耗費2個時鐘周期，窗口中間位置像素a22在接入閾值比較模塊前要先通過2個延時電路以達到時鐘同步.閾值改進快速濾波算法頂層原理如圖8，總體仿真如圖9.

圖8改進快速中值濾波頂層原理圖Fig.8 Top-level schematic of the improved fast median filtering

圖8 中最后一級的jzbj模塊為所設計的閾值比較，該模塊的輸入端口引入了閾值T，同時端口f接入的是經(jīng)過2個延時模塊R后的濾波窗口中間位置像素a22.實現(xiàn)該模塊功能的verilog HDL程序關(guān)鍵語句如下:

在圖9的總體仿真中，復位使能rst_n為0，中值median復位，輸出仍然為0.當rst_n為1時，對應第2個時鐘周期，濾波窗口輸入的9個像素灰度值a11～a33分別為6，13，3，17，64，6，11，8，10.該組9個像素灰度的中值為10，窗口的中間值a22為64.由于閾值T設定為45，根據(jù)式(3)進行計算可知，f-med=64-10=54＞45，最終輸出的中值median為排序得到的中值10而非濾波窗口中間值a22的64.這說明原濾波窗口中間值的像素灰度與該像素的領(lǐng)域灰度值相差較大判定為噪聲像素，經(jīng)過中值濾波后被排序后的中值取代.

圖9 改進快速濾波仿真波形圖Fig.9 Simulation waveform of the improved fast median filtering

改進后的快速濾波算法只占用了309個Total combinational functions(組合函數(shù))和56個Dedicated logic registers(專用邏輯寄存器).

5 總結(jié)

濾波是圖像預處理的重要環(huán)節(jié)，本文以3×3濾波窗口為例，提出一種改進的快速中值濾波算法.首先，快速選取濾波窗口中像素的中值;然后，再將中值與選取的閾值比較，根據(jù)比較的結(jié)果選擇最終的輸出像素.基于FPGA將改進算法與已有的2種算法進行設計實現(xiàn)對比.對比結(jié)果顯示:改進的中值濾波算法能夠較好地保護圖像清晰度的同時，極大減少了提取中值的排序操作，提高濾波提取中值效率，占用更少的硬件資源，更易于在FPGA平臺上實現(xiàn).

［1］王宇新，賀圓圓，郭禾，等.基于FPGA的快速中值濾波算法［J］.計算機應用研究.2009，26(1):224-226.

［2］范培培.基于FPGA的圖像處理方法研究與實現(xiàn)［D］.天津:河北工業(yè)大學，2011.

［3］付昱強.基于FPGA的圖像處理算法的研究與硬件設計［D］.南昌:南昌大學，2006.

［4］張雅蘭.圖像的二值化處理［J］.廣西工學院學報，2002，13(1):32-33.

［5］何德軍.基于FPGA的圖像中值濾波處理技術(shù)研究［J］.現(xiàn)代防御技術(shù)，2014，42(2):111-115.

［6］劉立宏，胡可剛，劉立欣.目標檢測中的快速中值濾波法［J］.吉林大學學報(信息科學版)，2004，22(3):232-235.

［7］潘松，黃繼業(yè)，陳龍.EDA技術(shù)與Verilog HDL［M］.2版.北京:清華大學出版社，2013.

［8］陳欣波.Altera FPGA工程師成長手冊［M］.北京:清華大學出版社，2012.

［9］趙厲，吳艷，李弓.圖像二值化處理器的FPGA實現(xiàn)［J］.廣西科技大學學報，2015，26(2):68-72.

［10］李元帥，張勇，周國忠，等.圖像中值濾波硬件算法及其在FPGA中的實現(xiàn)［J］.計算機應用，2006，26(S1):61-62，75.

Research on median filtering algorithm and its implementation of FPGA

LI Gong，WU Yan*
(School of Electrical and Information Engineering，Guangxi University of Science and Technology，Liuzhou 545006，China)

Based on FPGA，the traditional median filtering algorithm and fast median filtering algorithm are designed and implemented.On this basis，an improved algorithm of fast median filter is proposed and the comparison is made with the two previous algorithms.Three algorithms are programmed by HDL Verilog，and the simulating results show the superiority of the improved algorithm on hardware implementation.

median filtering;improved algorithm;FPGA;simulating

TP332

A

2095-7335(2016)02-0056-06

10.16375/j.cnki.cn45-1395/t.2016.02.010

(學科編輯:黎婭)

2015-12-16

廣西工學院博士基金項目(院科博11Z08);廣西高?？茖W技術(shù)研究項目(YB2014207)資助.

*通信作者:吳艷，博士，講師，研究方向:電子系統(tǒng)設計、圖像獲取及后處理應用，E-mail:wuyan206@163.com.