董海峰，鄭振耀，姚凱文，謝 晨，陳 忠

（廈門大學(xué)電子科學(xué)系 福建省等離子體與磁共振研究重點(diǎn)實(shí)驗(yàn)室，福建 廈門361005）

基于FPGA的磁共振成像儀梯度模塊的設(shè)計(jì)

董海峰，鄭振耀，姚凱文，謝 晨，陳 忠

（廈門大學(xué)電子科學(xué)系 福建省等離子體與磁共振研究重點(diǎn)實(shí)驗(yàn)室，福建 廈門361005）

針對(duì)磁共振成像儀小型化、數(shù)字化的發(fā)展需求，提出了一種基于FPGA的磁共振成像儀梯度模塊設(shè)計(jì)方案。該方案以FPGA為系統(tǒng)控制核心，結(jié)合高精度的四通道DAC和高分辨率的數(shù)字電位計(jì)，實(shí)現(xiàn)了梯度脈沖波形的生成、轉(zhuǎn)換、預(yù)加重處理等一系列的功能。與以往的方案相比，該方案不但有效的減輕了主處理器FPGA的工作負(fù)擔(dān)，而且盡可能的提高了系統(tǒng)的數(shù)字化和集成化。通過軟件仿真和聯(lián)機(jī)調(diào)試，結(jié)果表明該方案工作穩(wěn)定可靠，能夠很好的滿足小型化磁共振成像系統(tǒng)的需求。

磁共振成像；梯度；FPGA；預(yù)加重

磁共振成像（magnetic resonance imaging，MRI）技術(shù)能夠在對(duì)機(jī)體沒有損傷的前提下快速、準(zhǔn)確的獲得機(jī)體內(nèi)部的圖像，具有對(duì)比度高、成像參數(shù)多、無電離輻射傷害等優(yōu)點(diǎn)，因此在現(xiàn)代醫(yī)學(xué)成像領(lǐng)域中具有廣泛的應(yīng)用［1］。目前在大多數(shù)磁共振成像儀中，梯度模塊的設(shè)計(jì)方案多以高性能的FPGA或DSP實(shí)現(xiàn)梯度脈沖波形的生成和處理為主［2-3］，雖然集成度高，但是對(duì)器件性能要求高，內(nèi)部控制邏輯和程序復(fù)雜，設(shè)計(jì)難度也比較大。文中提出一種以FPGA為系統(tǒng)控制核心，結(jié)合四通道的串行輸入DAC和高精度的數(shù)控電位計(jì)的梯度模塊設(shè)計(jì)方案，顯著的降低了對(duì)FPGA的性能需求，簡(jiǎn)化了電路和程序設(shè)計(jì)，具有全面兼顧性能、集成度、復(fù)雜度和成本的優(yōu)點(diǎn)。

1 梯度模塊設(shè)計(jì)原理

在磁共振成像系統(tǒng)中，除了需要使成像體原子核產(chǎn)生磁化的主磁場(chǎng)外，還需要對(duì)其X、Y、Z 3個(gè)方向上施加線性變化的梯度磁場(chǎng)以便進(jìn)行空間編碼，從而得到具有空間編碼信息的信號(hào)，再由上位機(jī)軟件經(jīng)過數(shù)據(jù)處理即可恢復(fù)重建出物體的內(nèi)部圖像［4］。因此，梯度磁場(chǎng)質(zhì)量的好壞直接影響到最終成像的質(zhì)量。根據(jù)磁共振成像儀的功能需求，梯度模塊需要產(chǎn)生符合條件的梯度脈沖序列，并且轉(zhuǎn)換成模擬信號(hào)，經(jīng)過梯度功率放大器放大后送至梯度線圈，從而產(chǎn)生所需的梯度場(chǎng)［5］。此外，由于信號(hào)采集過程中梯度線圈上的電流快速切換，會(huì)在線圈及附近的導(dǎo)體上產(chǎn)生渦流效應(yīng)［6］，因此還需要對(duì)梯度脈沖進(jìn)行預(yù)加重處理［7］。一般磁共振成像儀梯度模塊主要包括梯度波形發(fā)生器、梯度功率放大器和梯度線圈等，其中梯度波形發(fā)生器主要實(shí)現(xiàn)梯度脈沖波形的生成、數(shù)模轉(zhuǎn)換和預(yù)加重處理等功能［8］。

2 系統(tǒng)整體設(shè)計(jì)

2.1 整體方案設(shè)計(jì)

本方案設(shè)計(jì)的梯度模塊系統(tǒng)框圖如圖1所示。

圖1 梯度模塊整體設(shè)計(jì)系統(tǒng)框圖

在本系統(tǒng)中，F(xiàn)PGA作為系統(tǒng)主控制核心，系統(tǒng)啟動(dòng)時(shí)，由EPCSFlash芯片存儲(chǔ)的程序?qū)PGA進(jìn)行配置和外設(shè)初始化，通過以太網(wǎng)口與上位機(jī)通信［9］，接收上位機(jī)軟件傳來的梯度脈沖波形數(shù)據(jù)并存入SDRAM中，然后根據(jù)指令調(diào)節(jié)預(yù)加重參數(shù)，配置DAC芯片并將梯度脈沖數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，發(fā)送梯度脈沖數(shù)據(jù)并驅(qū)動(dòng)DAC進(jìn)行數(shù)模轉(zhuǎn)換，再經(jīng)過預(yù)加重處理送至梯度功放進(jìn)行功率放大，最后饋入梯度線圈產(chǎn)生所需的梯度磁場(chǎng)。其中，F(xiàn)PGA芯片采用Altera公司的Stratix III系列的芯片EP3SL150F1152，該芯片性能強(qiáng)大、功耗低、硬件資源及嵌入式硬核資源豐富，具有700多個(gè)用戶引腳可擴(kuò)展多外設(shè)，內(nèi)置嵌入式NIOS II軟核CPU，其最高頻率可達(dá)290 MHz，處理速度達(dá)340 MIPS，完全滿足成像儀系統(tǒng)的需求。

2.2 DAC部分設(shè)計(jì)

由于梯度脈沖信號(hào)包括X、Y、Z 3個(gè)通道，分別為選層、頻率編碼和相位編碼，因此采用一片四通道的DAC芯片可以完全滿足轉(zhuǎn)換需求，并且剩下的一路DAC可以作為勻場(chǎng)通道備用［3-10］。本設(shè)計(jì)采用ADI公司的AD5764R作為數(shù)模轉(zhuǎn)換芯片，該芯片是一款四通道、16位、串行輸入、雙極性電壓輸出DAC，積分非線性（INL）誤差為±1 LSB，噪聲很低，建立時(shí)間為10μs。該器件還有一個(gè)數(shù)字I/O端口，可通過串行接口進(jìn)行編程。AD5764R采用串行接口，能夠以最高30 MHz的時(shí)鐘速率工作，并且與DSP和微控制器接口標(biāo)準(zhǔn)兼容。利用雙緩沖，所有DAC可實(shí)現(xiàn)同時(shí)更新。AD5764R的串行接口時(shí)序圖如圖2所示。

圖2 AD5764R的串行接口時(shí)序圖

表1 AD5764R的輸入移位寄存器格式

根據(jù)AD5764R的時(shí)序圖和寄存器格式使用FPGA編寫控制驅(qū)動(dòng)，即可實(shí)現(xiàn)各個(gè)通道的數(shù)模轉(zhuǎn)換功能。例如寫全部DAC的控制函數(shù)代碼如下：

實(shí)測(cè)當(dāng)正向最大數(shù)據(jù)設(shè)為0x7FFF時(shí)，輸出電壓為9.997V。AD5764R微調(diào)增益寄存器是6位寄存器，允許用戶在-32 LSB至+31 LSB范圍內(nèi)，按1 LSB增量調(diào)整各DAC通道的增益。計(jì)算可知進(jìn)行20 step的增益彌補(bǔ)3mV，即可達(dá)到+10 V的標(biāo)準(zhǔn)最大輸出。

2.3 預(yù)加重部分設(shè)計(jì)

渦流是指變化的磁場(chǎng)在其周圍的金屬體內(nèi)產(chǎn)生的感應(yīng)電流，強(qiáng)度與磁場(chǎng)變化率成正比。渦流所產(chǎn)生的磁場(chǎng)與原磁場(chǎng)想反，阻礙原磁場(chǎng)的變化。在梯度脈沖的上升沿和下降沿，由于梯度電流的快速切換，會(huì)瞬間產(chǎn)生較大的磁通變化，從而引起較大的渦流，嚴(yán)重影響梯度場(chǎng)的變化，使梯度波形畸變，從而導(dǎo)致采得的圖像出現(xiàn)偽影［11］，嚴(yán)重影響成像質(zhì)量。梯度渦流可以用一系列具有不同時(shí)間常數(shù)，不同權(quán)重的e指數(shù)函數(shù)的線性和來表示，因此可以采用對(duì)梯度信號(hào)預(yù)加重的方法進(jìn)行補(bǔ)償［12-14］，從而抵消渦流的影響。預(yù)加重的原理如圖3所示。

圖3 具有2階預(yù)加重的電路原理圖

由一個(gè)電容與兩個(gè)可變電阻組成的RC電路網(wǎng)絡(luò)可以得到e指數(shù)函數(shù)形式的電壓信號(hào)，其中可變電阻R1和R2分別用于調(diào)節(jié)波形的幅度常數(shù)和時(shí)間常數(shù)。RC電路的時(shí)間常數(shù)的計(jì)算公式為：

式中，U0和UC分別表示電容C輸入端和另外一端的電壓值。計(jì)算可知，當(dāng)t=4RC時(shí)，UC=0.98U0，因此可近似認(rèn)為t=4RC，從而根據(jù)R、C值估算時(shí)間常數(shù)。通過Multisim軟件對(duì)預(yù)加重電路進(jìn)行仿真，得到預(yù)加重前后梯度波形變化對(duì)比示意圖如圖4所示，圖中橫坐標(biāo)均為時(shí)間t（s），縱坐標(biāo)均為電壓幅值U（V）。

圖4 預(yù)加重前后梯度波形變化對(duì)比示意圖

使用多組具有不同R、C值的預(yù)加重信號(hào)與原始梯度信號(hào)通過運(yùn)放疊加，調(diào)節(jié)可變電阻的阻值，使預(yù)加重波形盡可能的補(bǔ)償渦流效應(yīng)造成的畸變，從而得到波形正常的梯度脈沖信號(hào)。本設(shè)計(jì)中R值全部選擇滿量程為25 kΩ的可調(diào)電阻，為了能夠盡可能的補(bǔ)償渦流的影響，每個(gè)通道采用4階不同參數(shù)的預(yù)加重調(diào)節(jié)，其中電容C的值分別選擇0.1μF、10 nF、1 nF和100 pF。

由于傳統(tǒng)的可變電阻如3 296電位器等，阻值精度低，精確調(diào)節(jié)困難且誤差大，溫度系數(shù)也高，因此本設(shè)計(jì)采用ADI公司的AD5235芯片作為可變電阻器。AD5235是一款非易失性存儲(chǔ)器、雙通道1 024位數(shù)字電位計(jì)，溫度系數(shù)低至35 ppm/℃，具有SPI兼容型串行接口，加電自動(dòng)刷新EEMEM設(shè)置，標(biāo)稱阻值有25 kΩ和250 kΩ可選，能夠很好的滿足預(yù)加重電路的需求。主控FPGA通過SPI串行接口配置AD5235的24位數(shù)據(jù)字，可以根據(jù)需要靈活調(diào)節(jié)可變電阻的阻值。

2.4 輸出接口設(shè)計(jì)

梯度脈沖信號(hào)經(jīng)過數(shù)模轉(zhuǎn)換和預(yù)加重處理后送至梯度功率放大器進(jìn)行放大［15］，梯度放大器采用PCI公司的GA150型放大器，該放大器是一款單通道150VDC，75 Arms的脈寬調(diào)制功率放大器。考慮到功放輸入接口的需求，預(yù)加重后的梯度信號(hào)需要轉(zhuǎn)換成差分信號(hào)輸出，使用差分信號(hào)可以有效的降低電磁干擾并提高放大系統(tǒng)的信噪比。本設(shè)計(jì)采用ADI公司的ADA4922-1差分驅(qū)動(dòng)器，它具有寬電源電壓范圍（5 V至 26 V）、軌到軌輸出、高輸入阻抗和固定增益+1（單端）或+2（差分），低失真和高信噪比（SNR）等特點(diǎn)，能夠很好的將梯度輸出信號(hào)由單端信號(hào)轉(zhuǎn)換為差分信號(hào)。

3 聯(lián)機(jī)測(cè)試

為了驗(yàn)證所設(shè)計(jì)的梯度模塊的功能實(shí)現(xiàn)效果，將梯度輸出的差分信號(hào)接入RIGOLDS1074示波器進(jìn)行測(cè)量。所測(cè)信號(hào)為頻率編碼梯度（Gx），采樣時(shí)間（Ts）為 3.2 ms，并預(yù)先設(shè)置了一組預(yù)加重參數(shù)，示波器中顯示的梯度模塊輸出波形如圖5所示，圖中的波形上下兩條為差分梯度信號(hào)，中間為示波器計(jì)算所得的單端信號(hào)。由測(cè)量結(jié)果可見，梯度模塊信號(hào)輸出正常，預(yù)加重效果明顯。

圖5 梯度模塊輸出脈沖波形圖

再將梯度模塊輸出接入梯度放大器，輸出梯度脈沖至梯度線圈，并實(shí)時(shí)調(diào)節(jié)預(yù)加重參數(shù)。通過梯度放大器上的VMON端口可以監(jiān)測(cè)輸出到線圈上的實(shí)際電壓，將該端口通過BNC線連接至示波器，所得梯度線圈上最終得到的梯度脈沖波形如圖6所示，可見最終生成的梯度脈沖波形良好，渦流效應(yīng)基本被預(yù)加重抵消，達(dá)到了預(yù)期的目標(biāo)。

圖6 梯度線圈實(shí)際所得脈沖波形圖

實(shí)測(cè)此時(shí)的預(yù)加重可變電阻的參數(shù)如表2所示。通過FPGA不斷的調(diào)節(jié)數(shù)控電位計(jì)AD5235的阻值，可以方便的調(diào)節(jié)預(yù)加重的時(shí)間常數(shù)和幅度常數(shù)，從而盡可能的獲得理想的梯度脈沖波形。測(cè)試結(jié)果表明，本梯度模塊可以很好的實(shí)現(xiàn)梯度脈沖信號(hào)的生成、數(shù)模轉(zhuǎn)換、預(yù)加重處理和單端至差分轉(zhuǎn)換等功能。

表2 實(shí)驗(yàn)中預(yù)加重電位器參數(shù)實(shí)測(cè)值

將文中設(shè)計(jì)的梯度模塊應(yīng)用于本實(shí)驗(yàn)室自主研發(fā)的0.5 T磁共振成像儀系統(tǒng)中，以放置了3D打印的鏤空模型的水模為實(shí)驗(yàn)?zāi)Ｐ瓦M(jìn)行圖像采集實(shí)驗(yàn)，采樣結(jié)果如圖7所示，圖中采樣面為橫斷面，分辨率達(dá)0.5mm。由實(shí)驗(yàn)結(jié)果可見，采集到的圖像質(zhì)量清晰，信噪比高，成像效果良好，說明該梯度模塊在0.5 T磁共振成像儀系統(tǒng)中運(yùn)行正常，能夠較好的滿足系統(tǒng)需求。

圖7 0.5 T磁共振成像儀采集得到的水模圖像

4 結(jié) 論

文中介紹了基于FPGA作為主控制核心的磁共振成像儀梯度模塊設(shè)計(jì)方案，給出了梯度模塊整體的設(shè)計(jì)框圖，并且重點(diǎn)介紹了FPGA、DAC、預(yù)加重處理等關(guān)鍵部分的具體設(shè)計(jì)。模塊的聯(lián)機(jī)測(cè)試結(jié)果表明本方案能夠滿足磁共振成像儀梯度通道的需求，取得較好的成像效果，同時(shí)具有復(fù)雜度低、簡(jiǎn)單可靠、易于控制和擴(kuò)展等特點(diǎn)，為研制低成本、小型化的磁共振成像儀提供了一種簡(jiǎn)單實(shí)用的梯度解決方案?？紤]到渦流效應(yīng)主要由磁體內(nèi)部線圈及周邊金屬產(chǎn)生，并且渦流大小取決于梯度電流的大小和切換率，因此本設(shè)計(jì)對(duì)不同磁場(chǎng)強(qiáng)度的磁共振成像儀的梯度方案也具有一定的參考意義。

［1］Haacke E M B，Brown R W，Thompson M R，et al. Magnetic Resonance Imaging:Physical Principles and Sequence Design［J］.Proteomics，1999，xxvii.

［2］肖亮，湯偉男，王為民.基于單片F(xiàn)PGA的磁共振成像梯度計(jì)算模塊［J］.波譜學(xué)雜志，2010，27（2）:163-171.

［3］潘文宇，張富，羅海，等.一種基于高性能DSP的MRI梯度計(jì)算模塊設(shè)計(jì)［J］.中國(guó)醫(yī)療器械雜志，2011，35（3）:189-193.

［4］卡斯特勒.深入了解MRI基礎(chǔ)［M］.人民軍醫(yī)出版社，2012.

［5］艾吉斯.開放式永磁型MRI譜儀硬件系統(tǒng)的研究與設(shè)計(jì)［D］.成都，電子科技大學(xué)，2009.

［6］沈杰，寧瑞鵬，劉穎，等.一種減小梯度線圈產(chǎn)生的渦流的方法［J］.物理學(xué)報(bào)，2006，55（6）:3060-3066.

［7］Bartusek K，Kubasek R，F(xiàn)iala P.Determination of preemphasis constants for eddy current reduction ［J］. Measurement Science & Technology， 2010， 21（10）: 105601-105609（9）.

［8］王恢旺.核磁共振儀器梯度驅(qū)動(dòng)子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［D］.中國(guó)科學(xué)院研究生院，2012.

［9］覃琴，宋海軍，李長(zhǎng)俊.基于μC/OS-II和NicheStack的嵌入式以太網(wǎng)接口設(shè)計(jì) ［J］.國(guó)外電子測(cè)量技術(shù)，2013（5）: 57-59.

［10］Nixon TW，Scott M I，Rothman D L，et al.Compensation of gradient-induced magnetic field perturbations.［J］.Journal of Magnetic Resonance，2008，192（192）:209-17.

［11］劉濤.常見磁共振偽影的產(chǎn)生原因及去除［J］.中國(guó)現(xiàn)代藥物應(yīng)用，2010，04（20）:229-229.

［12］劉正敏，周荷琴，武海澄.磁共振成像系統(tǒng)的一種快速渦流補(bǔ)償方法［J］.中國(guó)醫(yī)療器械雜志，2005，29（6）:410-413.

［13］Zur Y.Eddy current compensation:US，US6191582［P］. 2001.

［14］徐勤，王鶴，蔣瑜，等.一種具有數(shù)字預(yù)加重的磁共振成像梯度波形發(fā)生器［J］.波譜學(xué)雜志，2006，23（1）:11-16.

［15］李思奇，蔣曉華.基于數(shù)字控制的磁共振成像用梯度放大器［J］.中國(guó)電機(jī)工程學(xué)報(bào)，2010（27）:83-89.

Design of MRIgradientmodule based on FPGA

DONG Hai-feng，ZHENG Zhen-yao，YAO Kai-wen，XIE Chen，CHEN Zhong
（Departmentof Electronic Science，F(xiàn)ujian Key Laboratory of Plasma and Magnetic Resonance，Xiamen University，Xiamen 361005，China）

Aiming at the needsof the digitalization andminiaturization of theMRIsystem，a design scheme ofgradientmodule based on FPGA is proposed in this paper.This scheme uses FPGA as the system control center，combined with high accuracy quad DAC and high resolution digital potentiometer to achieve the gradient pulse waveform generation，conversion，preemphasisprocessing and so on.Compared with the previous schemes，this scheme notonly effectively reduces theworkload of the host processor FPGA，butalso improves the digitalization and integration of the systemasmuch as possible.Through the software emulation and online debugging，results show that the scheme is stable and reliable，able to satisfy the needs of miniaturizedmagnetic resonance imaging system.

MRI；gradient；FPGA；pre-emphasis

TN830.4

A

1674－6236（2016）20-0005-04

2016-03-10 稿件編號(hào)：201603123

國(guó)家自然科學(xué)基金資助項(xiàng)目（11175149）

董海峰（1991—），男，安徽六安人，碩士研究生。研究方向：核磁共振儀器硬件電路原理及設(shè)計(jì)。