陳 干 茍銳鋒 劉 寧 何 岸

（西安西電電力系統(tǒng)有限公司，西安 710065）

載波水平移相SPWM控制器的研究

陳 干 茍銳鋒 劉 寧 何 岸

（西安西電電力系統(tǒng)有限公司，西安 710065）

級聯(lián)多電平拓?fù)浣Y(jié)構(gòu)廣泛用于高壓變頻調(diào)速、無功補(bǔ)償以及電氣化鐵路牽引等眾多領(lǐng)域，本文對基于此類拓?fù)浣Y(jié)構(gòu)的載波水平移相SPWM調(diào)制控制技術(shù)進(jìn)行了Matlab仿真分析，驗證了載波水平移相SPWM調(diào)制方法的可行性以及理論分析的正確性。在此基礎(chǔ)上應(yīng)用FPGA器件及其開發(fā)環(huán)境通過軟件編程實現(xiàn)載波水平移相SPWM波形生成，進(jìn)而設(shè)計了三相級聯(lián)載波水平移相SPWM控制器，并通過代碼仿真驗證了本方案的可行性。

載波水平移相；FPGA；逆變器；SPWM

基于多載波的 SPWM技術(shù)是多電平變換器較常用的調(diào)制策略之一，是兩電平SPWM技術(shù)在多電平變換器中的直接拓展［1］。目前實現(xiàn)多載波 SPWM一般采用載波水平移相（Phase Shifted SPWM，PS-SPWM）和載波垂直移相（Level Shifted SPWM，LS-SPWM）兩種技術(shù)，前者由于具有等效開關(guān)頻率高、輸出電壓諧波含量小、信號傳輸帶寬較大以及控制方法簡便等優(yōu)良特性而廣泛應(yīng)用在級聯(lián)H橋多電平變流器中。

生成 SPWM脈寬調(diào)制波有多種方法，從采用HEF4752、MA818等專用SPWM芯片到單片機(jī)或數(shù)字信號處理器等，但是隨著各種新型SPWM技術(shù)的發(fā)展對控制芯片提出的更高要求，特別是基于多載波的SPWM技術(shù)需要同時輸出多路PWM波，數(shù)字信號處理器芯片最多只能產(chǎn)生 12路，不能滿足要求。FPGA器件處理復(fù)雜時序和組合邏輯功能強(qiáng)大，具有現(xiàn)場可編程、代碼通用性好、易于擴(kuò)展等特點［2］，對于實現(xiàn)多載波SPWM調(diào)制波比較適合。本文按照三相級聯(lián)H橋多電平主電路的SPWM控制特點，設(shè)計了基于不對稱規(guī)則采樣法的載波水平移相SPWM控制器，采用FPGA編程仿真技術(shù)實現(xiàn)完整功能。本控制器作為外設(shè)與DSP處理器接口，實現(xiàn)多路SPWM信號輸出，適用于不同級數(shù)H橋串聯(lián)的控制。

1 載波水平移相SPWM原理模型

載波水平移相 SPWM調(diào)制每個模塊的輸出脈沖信號都由三角載波和正弦調(diào)制波比較直接產(chǎn)生，所有模塊使用同一正弦調(diào)制波，相鄰模塊的載波用移相角錯開，這就使得各模塊產(chǎn)生的SPWM脈沖的基波相位、幅值均相同，但是脈沖不重合，故各模塊疊加的最終輸出電壓等效開關(guān)頻率大幅提高，可在不提高開關(guān)頻率的前提下減少輸出諧波。對于 n個單元的H橋串聯(lián)變換器，可以采用2n個載波與一個調(diào)制波相交所形成的n個兩電平SPWM波進(jìn)行疊加來實現(xiàn)2n+1多電平輸出，各個載波之間角度相差π/n。圖1所示為載波水平移相5電平調(diào)制及輸出電壓波形圖，主電路采用2個H橋串聯(lián)，4個載波相位互差π/2。若以該5電平按Y型聯(lián)接形成三相輸出，則輸出線電壓可以疊加得到9電平電壓。

圖1 單相5電平逆變器及其電壓波形

文獻(xiàn)［3］中對調(diào)制度為M，載波頻率為ω0，調(diào)制波頻率為ωc的K個水平移相的兩電平疊加后的電壓波形，采用雙邊傅里葉變換進(jìn)行理論分析得出，大量不是K整數(shù)倍的載波倍數(shù)m所對應(yīng)的載波頻率及其邊帶頻率會被消除，輸出電壓中只包含K整數(shù)倍的載波倍數(shù) m所產(chǎn)生的特征諧波，式（1）為其輸出電壓數(shù)學(xué)表達(dá)式，Jn表示n階Bessel函數(shù)。

由式（1）可見：①在任何調(diào)制比下每個 H橋保持相同的輸出電壓和開關(guān)頻率，總的輸出基波電壓幅值是所有兩電平基波電壓之和KM/2，因而各橋功率相等；②等效載波頻率表示為 mKωc，提高 K就可以提高載波頻率，使載波倍數(shù)的諧波更容易被濾除。載波水平移相多電平SPWM的上述特點使之非常適合模塊化多電平變換器。

2 載波水平移相SPWM控制器設(shè)計

FPGA實現(xiàn)的載波水平移相SPWM控制器可以節(jié)省DSP處理器的寶貴運算資源，為控制系統(tǒng)執(zhí)行控制策略、提高快速響應(yīng)能力和精準(zhǔn)度提供硬件保障。為此，載波水平移相SPWM控制器需要包含與DSP處理器的接口、SPWM波形發(fā)生器、脈沖輸出保護(hù)接口、正弦波波形發(fā)生器等功能模塊。圖2所示為單相n級聯(lián)載波水平移相SPWM控制器功能示意圖，DSP控制FPGA產(chǎn)生所需的SPWM脈沖，按照載波比和調(diào)制度的要求經(jīng)過計算，DSP將周期寄存器TBPRD、相位寄存器TBPHS、級聯(lián)數(shù)n以及各個表單元的 CMPA比較值等控制信息發(fā)送給FPGA，F(xiàn)PGA內(nèi)的邏輯電路即可輸出n組水平移相的H橋SPWM波。三相SPWM的其他兩相除了調(diào)制波相位相差2π/3外與之相同。

圖2 載波水平移相SPWM控制器功能圖

2.1 時間基準(zhǔn)模塊

由增減計數(shù)器 TBCTR實現(xiàn)三角載波，時間基準(zhǔn)周期寄存器 TBPRD和時間基準(zhǔn)計數(shù)器共同控制PWM的頻率，16位增減計數(shù)器TBCTR在時間基準(zhǔn)時鐘 TBCLK下進(jìn)行自動增減計數(shù)，在計數(shù)器TBCTR的值等于零和等于時間基準(zhǔn)周期寄存器TBPRD值時分別輸出CTReqPRD和CTReqZER脈沖信號。基準(zhǔn)時鐘周期 TBCLK來自鎖相環(huán)輸出，跟隨電網(wǎng)頻率的動態(tài)變化。式（2）給出了周期寄存器TBPRD值的計算公式，其中fBCLK為對應(yīng)于基準(zhǔn)時鐘周期 TBCLK的基準(zhǔn)時鐘頻率，fPWM為三角載波的頻率，因此可以通過改變 TBPRD的值來獲取不同的三角載波頻率。

如圖3所示，相位寄存器TBPHS的值在同步信號XSYNCI到來時被寫入計數(shù)器TBCTR當(dāng)前值，當(dāng)模式控制寄存器PHSDIR為1時工作在同步立減計數(shù)模式，當(dāng)模式控制寄存器PHSDIR為0時工作在同步立增計數(shù)模式。

圖3 時間基準(zhǔn)波形圖

移相三角載波組的產(chǎn)生方法是采用多路計數(shù)初值不同的增減計數(shù)器來實現(xiàn)的，由于2n路三角載波的相位互差π/n，各個計數(shù)器的初值和計數(shù)方向也就不同。圖4所示為五電平級聯(lián)電路的4路三角載波，C11、C12與正弦調(diào)制波比較產(chǎn)生第一個 H橋的SPWM控制信號，C21、C22則對應(yīng)第二個H橋的SPWM控制信號。以此類推，F(xiàn)PGA豐富的IO資源足夠滿足多級H橋級聯(lián)的需要，工程應(yīng)用中可根據(jù)實際要求配置不同數(shù)量驅(qū)動板卡對有用的信號進(jìn)行放大驅(qū)動。

圖4 5電平移相三角載波

設(shè)三角載波的最大值為A，最小值為0，從圖4可以看出，C11的初值為A且減計數(shù)，C21的初值為 A/2且增計數(shù)，C12的初值為 0且增計數(shù)，C22的初值為 A/2且減計數(shù)。從幾何關(guān)系可以證明對于任意數(shù)量三角載波移相，以初值為A減計數(shù)的C11為參考，其他三角載波的計數(shù)方向和初始值均可確定。若三角載波相位落后角φ 小于π 為增計數(shù)，且其初值應(yīng)為A-φA/π，若三角載波相位落后角φ 大于等于π 而小于等于 2π為減計數(shù)，且其初值應(yīng)為（φ -π）A/π。因此FPGA設(shè)計中接收來自DSP的三角載波數(shù)量以及基準(zhǔn)頻率，即可產(chǎn)生控制不同級聯(lián)數(shù)的H橋換流器多路SPWM脈沖。

2.2 計數(shù)比較模塊

SPWM調(diào)制基本思想是當(dāng)正弦調(diào)制波幅值大于三角載波時輸出高電平，當(dāng)正弦調(diào)制波幅值小于三角波時輸出低電平。雖然自然采樣法有較高的精度，但是求解導(dǎo)通點需要解一個超越方程，因其計算量大通常不被采用。在對稱規(guī)則采樣法基礎(chǔ)上提出的不對稱規(guī)則采樣法形成的階梯波和正弦波逼近程度更好，特別是當(dāng)載波比N =3或3的倍數(shù)時輸出的電壓中不含偶次諧波分量。

正弦調(diào)制波的離散值被送入比較寄存器CMPA，與增減計數(shù)器TBCTR的值進(jìn)行比較產(chǎn)生信號輸出。為防止比較寄存器值被軟件異步更改而出錯，F(xiàn)PGA軟件設(shè)計中使用映射比較寄存器與增減計數(shù)器進(jìn)行比較操作，而映射寄存器只在三角載波的零點和頂點由CMPA刷新。比較值CMPA必須在0x0000～TBPDR之間，每個PWM周波發(fā)生兩次比較事件，如果比較值等于0x0000或者TBPDR時，每個PWM周波只發(fā)生一次比較事件。SPWM波的占空比等于比較寄存器 CMPA與周期寄存器TBPRD的比值，因而只要比較寄存器 CMPA的值按正弦規(guī)律變化就可以產(chǎn)生SPWM波輸出了。對于三相SPWM，由U相延遲2π/3、4π/3而得到V、W兩相調(diào)制波，共用一組三角載波產(chǎn)生移相多載波SPWM波形。

圖5 不對稱規(guī)則采樣法

如圖5所示，不對稱規(guī)則采樣法在每個三角載波周期采樣兩次，分別在三角載波的頂點和底點進(jìn)行采樣。式（3）給出觸發(fā)導(dǎo)通時間的求解公式，式中M為調(diào)制比，N為載波比，TC為三角載波周期，k取值為 1，2，…，N。顯然 TC的乘積因子值域為（0，1），從而調(diào)制過程中CMPA的值在TBPRD以內(nèi)。當(dāng)選定載波比N后正弦函數(shù)在三角載波各頂點和底點時刻的采樣值事先計算，制成數(shù)據(jù)表格存于FPGA的RAM塊中被調(diào)用，從而提高運算速度。三相正弦波產(chǎn)生由鎖相環(huán)模塊產(chǎn)生，可以實時跟隨電網(wǎng)電壓，也可以工作在異步模式。

2.3 死區(qū)控制模塊

設(shè)置死區(qū)時間是為防止H橋臂直通而采取的必要辦法，死區(qū)時間的設(shè)置要考慮功率器件的開通關(guān)斷時間和驅(qū)動傳輸?shù)拳h(huán)節(jié)的延遲，F(xiàn)PGA的設(shè)計為保證上閥與下閥的開通關(guān)斷留有可調(diào)的緩沖時間［4］。死區(qū)模塊以比較模塊的輸出ePWM_N為輸入信號，生成ePWMxUP信號和ePWMxD信號，在死區(qū)模塊里對 ePWM_N取反生成 ePWMxDN信號。ePWMxUP和ePWMxDN分別用于上下橋的控制，且可通過DBRED、DBFED獨立設(shè)置上升和下降沿死區(qū)時間。

2.4 保護(hù)模塊

當(dāng)引腳 TZ被外部故障檢測信號拉低后，一個基準(zhǔn)時鐘寬度的低電平就可以觸發(fā)故障保護(hù)邏輯。由PFGA編程控制在發(fā)生故障時SPWM控制信號輸出為高電平、低電平，這一點考慮配合驅(qū)動電路的邏輯正反特點來設(shè)計。

3 仿真結(jié)果

載波比N越大，輸出電壓中諧波頻率越高，諧波經(jīng)過低通濾波后的衰減越大，輸出電壓的THD值越低，波形越接近標(biāo)準(zhǔn)正弦波。但是為了避免橋臂直通短路需要加入死區(qū)控制時間會隨著載波頻率的增加而增強(qiáng)，從而導(dǎo)致了輸出電壓THD增大，因此工程上選取載波比需要綜合考慮功率器件的最大允許開關(guān)頻率、死區(qū)時間、輸出電壓THD指標(biāo)等要求，一般功率較大的設(shè)備載波比較小［5］。本文仿真驗證為突出顯示SPWM波形特征，選取載波比N為9，調(diào)制比M取0.8，死區(qū)時間為2.5μs，使用ISE11.1及Modelsim仿真工具對上述設(shè)計進(jìn)行代碼仿真，得到相應(yīng)的輸出波形。

圖6所示為2個H橋串聯(lián)形成5電平SPWM波的實例，H1橋載波C11和C12相差180°，H2橋載波C21和C22相差180°，這兩組載波錯開90°形成4個等相差的三角載波，共用同一個正弦調(diào)制波比較產(chǎn)生8路SPWM波輸出。按單極性調(diào)制法每一個三角載波產(chǎn)生一個橋臂的兩個SPWM信號，例如H1橋載波C11與正弦調(diào)制波比較產(chǎn)生H1橋g1和g4控制信號，g1和g4信號之間可以設(shè)置死區(qū)時間?？梢奡PWM波形占空比隨正弦規(guī)律變化，實現(xiàn)了不對稱規(guī)則采樣下移相多載波SPWM控制功能。

圖6 單相5電平多載波SPWM波形

4 結(jié)論

通過仿真分析驗證了移相多載波 SPWM調(diào)制算法的可行性，研究的主要創(chuàng)新點在于采用 FPGA程序模塊化設(shè)計實現(xiàn)了不對稱規(guī)則采樣法控制的移相多載波SPWM輸出功能，對于不同級聯(lián)級數(shù)的單相或者三相拓?fù)浣Y(jié)構(gòu)有普遍適應(yīng)性，通過與DSP的接口方便實現(xiàn)輸出電壓幅值和相位的調(diào)節(jié)，特別適合級聯(lián)多電平逆變器。以FPGA和DSP為核心的控制系統(tǒng)設(shè)計具有硬件資源豐富、配置靈活等優(yōu)點，對于H橋串聯(lián)拓?fù)漕愋徒Y(jié)構(gòu)的電力電子產(chǎn)品研發(fā)設(shè)計提供了技術(shù)支撐。

［1］王云亮.電力電子技術(shù)［M］.北京：電子工業(yè)出版社，2013.

［2］田耘，徐文波.Xilinx GPGA開發(fā)實用教程［M］.北京：清華大學(xué)出版社，2008.

［3］周京華，陳亞愛.高性能級聯(lián)型多電平變換器原理及應(yīng)用［M］.北京：機(jī)械工業(yè)出版社，2013.［4］蔡學(xué)波，章國寶.基于IGBT的鏈?zhǔn)絊VG的研究［J］.電子設(shè)計工程，2011，19（18）：137-140.

［5］曹長松，李曼.逆變器 SPWM載波頻率選取的計算方法［J］.電力電子技術(shù)，2012，46（5）：62-65.

［6］王衡，李縱，李文彬，等.基于 Matlab和 FPGA的SPWM 波形的實現(xiàn)［J］.艦船電子工程，2013，33（7）：49-50，75.

［7］任輝，吳觀茂，樊冠林.基于DSP的SPWM調(diào)制的實現(xiàn)［J］.煤礦機(jī)械，2006，27（9）：183-185.

［8］李帆，薛士龍，耿攀，等.基于TMS320F28335的單極性SPWM的實現(xiàn)［J］.通信電源技術(shù)，2014，31（2）：1-3，15.

Research on Carrier Level Phase Shift SPWM Controller

Chen Gan Gou Ruifeng Liu Ning He An
（Xi'an XD Power System Co.，Ltd，Xi'an 710075）

Cascade multilevel topology is widely used in high voltage variable frequency speed regulation，reactive power compensation and electrified railway traction etc.This paper on such topological of the carrier level phase-shift SPWM modulation control technology based on Matlab simulation analysis，which verifies the feasibility and correctness of the theoretical analysis of the carrier wave SPWM modulation method.On the basis of the application of FPGA device and its development environment through software programming to realize the level of carrier phase shifting SPWM waveform generation，then design the three-phase cascade level of carrier phase shifting SPWM controller，The feasibility of this scheme is verified through code simulation.

carrier based phase shifted SPWM； FPGA； inverter； SPWM

陳 干（1978-），男，工程師，主要從事高壓直流輸電換流閥和無功補(bǔ)償設(shè)備的研究和設(shè)計工作。