楊珍珍++趙銀溪++曾輝

DOI：10.16644/j.cnki.cn33-1094/tp.2016.09.018

摘 要： AM信號發(fā)生器的設計及其FPGA實現(xiàn)具有重要的實際意義。論文采用DSP Builder系統(tǒng)建模工具，構建了AM信號發(fā)生器模型并進行了仿真，再將模型轉換成VHDL程序設計文件，編寫DAC0832控制程序，將AM信號發(fā)生器下載至FPGA芯片上進行了測試。結果表明，采用DSP Builder建模的方法來設計AM信號發(fā)生器，具有開發(fā)效率高、直觀等優(yōu)勢，可以在FPGA開發(fā)中廣泛使用。

關鍵詞： DSP Builder； AM； 信號發(fā)生器； FPGA

中圖分類號：TN92 文獻標志碼：A 文章編號：1006-8228（2016）09-65-02

Design of AM signal generator by using DSP Builder

Yang Zhenzhen， Zhao Yinxi， Zeng Hui

（College of information science and engineering Hunan International Economics University， Changsha， Hunan 2010205， China）

Abstract： Design of AM signal generator and its FPGA implementation have important practical significance. In this paper， using DSP Builder system modeling tools， an AM signal generator model is built and simulated； Then the model is converted into VHDL documents， together with the written DAC0832 control program， downloaded to the FPGA chip to test. The results show that using the method of DSP Builder modeling to design the AM signal generator has high efficiency and intuition. It can be widely used in the signal generator development using FPGA.

Key words： DSP Builder； AM； signal generator； FPGA

0 引言

幅度調制（AM）具有調制原理簡單、接收設備簡單、信號帶寬較寬等優(yōu)勢，在工業(yè)部門和軍事的專用通信網(wǎng)以及衛(wèi)星通信中得到了非常廣泛的應用[1-2]。隨著通信技術的發(fā)展，對幅度調制信號產(chǎn)生與解碼器性能的要求也越來越高，如何用硬件實現(xiàn)高性能AM信號發(fā)生器是近年來研究的熱點[3-5]。現(xiàn)場可編程門陣列（FPGA）芯片具有高速全硬件并行執(zhí)行的優(yōu)勢，本文采用DSP Builder系統(tǒng)建模的方法設計和開發(fā)基于FPGA的AM信號發(fā)生器具有現(xiàn)實意義。

1 系統(tǒng)結構框圖

圖1是系統(tǒng)結構框圖，AM信號發(fā)生器由低頻調制信號產(chǎn)生電路、高頻載波信號產(chǎn)生電路、幅度調制電路、DAC數(shù)模轉換器模塊和LPF低通濾波器模塊等四部份組成。其中低頻調制信號產(chǎn)生電路、高頻載波信號產(chǎn)生電路以及幅度調制電路三個模塊集成在FPGA芯片內部實現(xiàn)。

[低頻調制信號

產(chǎn)生電路][高頻載波信號

2 基于DSP Builder的AM信號發(fā)生器模型

圖2是采用DSP Builder工具構建的AM信號發(fā)生器模型，主要由低頻調制信號發(fā)生器模塊、高頻載波信號產(chǎn)生電路模塊和幅度調制電路模塊三個部分組成。其中低頻調制信號發(fā)生器模塊和高頻載波信號產(chǎn)生電路模塊均采用LUT查找表的方式產(chǎn)生，正弦波數(shù)據(jù)均預先存儲在存儲器中，在時鐘脈沖的驅動下再通過地址依次查找輸出正弦波數(shù)據(jù)。幅度調制電路模塊可以通過MUX數(shù)據(jù)選擇器選擇八種不同調制程度的AM信號產(chǎn)生輸出。

3 仿真與分析

圖3是模型仿真結果，從上到下依次為高頻載波、低頻調制信號以及AM輸出信號?？梢钥闯?，AM輸出信號的幅度確實收到低頻調制信號的控制。將模型轉換成VHDL硬件描述語言，再調用Modelsim軟件對轉換以后得到的VHDL程序進行RTL寄存器傳輸級仿真，結果如圖4所示，這進一步驗證了設計的正確性。

4 硬件測試

在Quartus II平臺上將轉換以后得到的AM信號發(fā)生器模塊封裝成一個元件，再編寫DAC0832數(shù)模轉換器控制程序（其中DAC0832工作在直通方式），將AM信號發(fā)生器模塊和DAC0832數(shù)模轉換器控制程序模塊一并下載到EP3C80 FPGA實驗平臺，用示波器觀察DAC0832芯片輸出波形，如圖5所示，可以看出所設計的AM信號發(fā)生器是可靠的。

5 結論

AM信號發(fā)生器的設計具有重要的實際意義，本文采用DSP Builder系統(tǒng)建模的方法，設計了AM信號發(fā)生器，并在FPGA芯片上進行了硬件測試。這種開發(fā)方法具有較好的參考價值，而實際應用中調制參數(shù)如何正確選擇以及如何正確解調值需進一步研究。

參考文獻（References）：

[1] 潘松，黃繼業(yè).現(xiàn)代DSP技術[M].西安電子科技大學出版社，2003.

[2] 何志杰，樂仁昌，陳健，陳清華.軟件無線電中AM信號的仿真

建模及實現(xiàn)[J].福建師范大學學報（自然科學版），2012.28（5）：48-51，66

[3] 黃智偉.無線發(fā)射與接收電路設計[M].北京航空航天大學出

版社，2004.

[4] 丁寧.軟件無線電技術及其在通信中的應用[J].上海電機技

術高等?？茖W校學報，2004.2：117-120

[5] 樊昌信，曹麗娜.通信原理（第6版）[M].國防工業(yè)出版社，

2008.