王玉良，邢朝洋，鄭旭東，曾青林

（北京航天控制儀器研究所，北京100039）

?

一種基于EPLL技術(shù)的自適應(yīng)正交解調(diào)技術(shù)研究

王玉良，邢朝洋，鄭旭東，曾青林

（北京航天控制儀器研究所，北京100039）

針對(duì)過(guò)零檢測(cè)實(shí)現(xiàn)的全數(shù)字鎖相環(huán)不僅鎖相速度慢，而且過(guò)零點(diǎn)的擾動(dòng)會(huì)直接影響鎖相精度以及適合模擬電路實(shí)現(xiàn)的相干解調(diào)技術(shù)，在數(shù)字電路中實(shí)現(xiàn)則需要設(shè)計(jì)高階數(shù)字低通濾波器，將占用大量數(shù)字電路資源并且會(huì)顯著增加系統(tǒng)功耗等問(wèn)題，在設(shè)計(jì)一種新型全數(shù)字鎖相環(huán)（All-digital Enhanced Phase-lock Loop，EPLL）的基礎(chǔ)上，結(jié)合自適應(yīng)正交解調(diào)技術(shù)，提出了一種基于EPLL技術(shù)的自適應(yīng)正交解調(diào)技術(shù)方案，并對(duì)該方案進(jìn)行了研究與仿真。仿真得到了滿意的結(jié)果，驗(yàn)證了基于EPLL技術(shù)的自適應(yīng)正交解調(diào)技術(shù)方案的可行性，并研究驗(yàn)證了算法的參數(shù)變化對(duì)其性能的影響，為今后算法在數(shù)字系統(tǒng)中的實(shí)現(xiàn)以及其在各領(lǐng)域的應(yīng)用研究奠定了堅(jiān)實(shí)的基礎(chǔ)。

數(shù)字鎖相環(huán)；自適應(yīng)正交解調(diào)技術(shù)；微機(jī)電系統(tǒng)；柔性交流輸電；數(shù)字通信；現(xiàn)場(chǎng)可編程門(mén)陣列

0　引言

廣泛應(yīng)用于無(wú)線電數(shù)字通信［1-2］、柔性交流輸電系統(tǒng)（Flexible AC Transmission Systems，F(xiàn)ACTS）［3-5］以及微機(jī)電系統(tǒng)（Micro-electro-mechanical Systems，MEMS）［6-8］中的數(shù)字鎖相環(huán)以及解調(diào)技術(shù)，隨著微電子學(xué)和計(jì)算機(jī)技術(shù)等的迅速發(fā)展，已經(jīng)受到越來(lái)越廣泛的關(guān)注。但是傳統(tǒng)的數(shù)字鎖相環(huán)和檢測(cè)技術(shù)都存在一些缺陷，例如依據(jù)過(guò)零檢測(cè)實(shí)現(xiàn)的全數(shù)字鎖相環(huán)不僅鎖相速度慢，而且過(guò)零點(diǎn)的擾動(dòng)會(huì)直接影響鎖相精度，限制了其在一些領(lǐng)域的應(yīng)用［5］；又如適合模擬電路實(shí)現(xiàn)的相干解調(diào)技術(shù)，在數(shù)字電路中實(shí)現(xiàn)則需要設(shè)計(jì)高階數(shù)字低通濾波器，這不僅會(huì)占用大量數(shù)字電路資源并且會(huì)顯著增加系統(tǒng)功耗［8］。

針對(duì)以上問(wèn)題本文在設(shè)計(jì)一種新型全數(shù)字鎖相環(huán)（All-digital Enhanced Phase-lock Loop，EPLL）的基礎(chǔ)上，結(jié)合文獻(xiàn)［9］中提到的自適應(yīng)正交解調(diào)技術(shù)，提出了一種基于EPLL技術(shù)的自適應(yīng)正交解調(diào)技術(shù)方案，并對(duì)該方案進(jìn)行了研究與仿真。仿真結(jié)果驗(yàn)證了基于EPLL技術(shù)的自適應(yīng)正交解調(diào)技術(shù)方案的可行性，得到了滿意的結(jié)果，為今后的應(yīng)用研究奠定了堅(jiān)實(shí)的基礎(chǔ)。

1　EPLL結(jié)構(gòu)與工作原理

1.1EPLL結(jié)構(gòu)

EPLL的結(jié)構(gòu)與傳統(tǒng)DPLL的結(jié)構(gòu)基本相同，由鑒相器、環(huán)路濾波器和數(shù)控振蕩器構(gòu)成，如圖1所示。與傳統(tǒng)DPLL不同的是，EPLL的鑒相器不是簡(jiǎn)單采用一個(gè)乘法器而是由三個(gè)乘法器、一個(gè)積分器、一個(gè)90°移相器和一個(gè)加法器構(gòu)成。這種鑒相器的優(yōu)點(diǎn)是可以實(shí)時(shí)跟蹤輸入信號(hào)基頻分量的幅值和相位，不僅可以使EPLL輸出的同相分量與其輸入信號(hào)保持相關(guān)，而且可以使二者保持相位同步，從而使二者的相位誤差更小，并且對(duì)內(nèi)部參數(shù)變化和外部噪聲的影響具有更強(qiáng)的魯棒性［3］。

1.2EPLL工作原理

根據(jù)EPLL的結(jié)構(gòu)框圖（圖1），選擇結(jié)構(gòu)中變量A（t）、ω（t）和?（t）為結(jié)構(gòu)的狀態(tài)變量，在合適的初始條件下可以得到系統(tǒng)的狀態(tài)方程為：

圖1　EPLL結(jié)構(gòu)框圖Fig.1Block diagram of the EPLL

而x（t）為EPLL的輸入信號(hào)，根據(jù)文獻(xiàn)［3］可以表示為：

式中，φk（t）=ωk·t+θk為第k次諧波的相角，且ωk=kω1，n（t）為外部噪聲。

1.3EPLL實(shí)現(xiàn)

為了在數(shù)字系統(tǒng)中實(shí)現(xiàn)上述系統(tǒng)，可以把上述微分方程轉(zhuǎn)化為下面的微分方程形式：

其中，Ts為采樣周期。EPLL的壓控振蕩器采用文獻(xiàn)［10］中介紹的CORDIC算法實(shí)現(xiàn)，因?yàn)檫@樣不僅可以減少實(shí)現(xiàn)EPLL的數(shù)字系統(tǒng)對(duì)存儲(chǔ)器容量和速度的需求，而且還可以取消鑒相器中90°移相器，從而簡(jiǎn)化系統(tǒng)的實(shí)現(xiàn)。

2　自適應(yīng)正交解調(diào)原理

2.1原理

自適應(yīng)正交解調(diào)技術(shù)源于自適應(yīng)濾波技術(shù)，就是按照一定的代價(jià)函數(shù)，對(duì)輸入信號(hào)進(jìn)行選擇性的加權(quán)處理，使輸出達(dá)到最優(yōu)，并且能夠跟蹤和適應(yīng)系統(tǒng)和環(huán)境的動(dòng)態(tài)變化。只不過(guò)在自適應(yīng)正交解調(diào)技術(shù)中，以遞推方式自適應(yīng)更新的不再是濾波器的系數(shù)，而是待解調(diào)信號(hào)中同相信號(hào)分量和正交信號(hào)分量的幅值。其原理框圖如圖2所示，其中R（k）為正交解調(diào)的參考信號(hào)，由EPLL輸出信號(hào)的同相和正交分量提供，其表示為：

而x（k）為待解調(diào)的輸入信號(hào)，可以表示為：

其中，n（k）為噪聲信號(hào)，u（k）為待解調(diào)的真實(shí)信號(hào)，I·s（k）和Q·c（k）分別是同相信號(hào)分量和正交信號(hào)分量。自適應(yīng)正交解調(diào)就是利用參考向量R（k），通過(guò)預(yù)測(cè)矩陣的迭代來(lái)獲得同相信號(hào)分量和正交信號(hào)分量的幅值I和Q。

圖2　自適應(yīng)正交解調(diào)原理框圖Fig.2Principle diagram of adaptive filtering technology

x?（k）則為參考信號(hào)R（k）經(jīng)過(guò)預(yù)測(cè)矩陣P（k）而得到的x（k）的一個(gè)估計(jì)。通過(guò)比較估計(jì)x?（k）與輸入信號(hào)x（k）得到估計(jì)誤差e（k）。利用e（k）構(gòu)造一個(gè)自適應(yīng)算法所需要的性能函數(shù)，此性能函數(shù)根據(jù)e（k）調(diào)整預(yù)測(cè)矩陣P（k）。通過(guò)遞推方式最小化性能函數(shù)，從而估計(jì)信號(hào)x?（k）與輸入信號(hào)x（k）實(shí)現(xiàn)匹配，得到最優(yōu)的預(yù)測(cè)矩陣P（k），而預(yù)測(cè)矩陣P（k）中的分量p1（k）和p2（k）即為輸入信號(hào)x（k）中同相信號(hào)分量和正交信號(hào)分量的幅值I和Q。

2.2遞推算法實(shí)現(xiàn)

根據(jù)最速下降法可知，下一個(gè)預(yù)測(cè)向量P（k+1）等于當(dāng)前預(yù)測(cè)向量P（k）加上經(jīng)過(guò)比例修正的負(fù)梯度：

其中，μ為最速下降法收斂因子，其限制條件為：

λmax是矩陣N（k）的最大特征值。以誤差信號(hào)每一次迭代的瞬時(shí)平方值代替其均方值來(lái)估計(jì)梯度，從而可得梯度的估計(jì)：

初始化P（0）=［00］T，經(jīng)迭代就可得到同相信號(hào)分量和正交信號(hào)分量的幅值I和Q。

3　算法仿真

3.1EPLL算法仿真

為了驗(yàn)證EPLL算法的性能與參數(shù)對(duì)其性能的影響，本文在Simulink中對(duì)此算法進(jìn)行了仿真。圖3是EPLL在采樣頻率Fs=2MHz，中心頻率F0=65kHz的條件下，輸入信號(hào)為x（t）=sign （sin2π60000t）（即60kHz、占空比為50%、幅值為1V的方波信號(hào)）時(shí)，系統(tǒng)的輸出波形圖。其中，圖3（a）是EPLL在其幅值控制系數(shù)Ka=0.03、相位的比例控制系數(shù)Kp=0.016和積分控制系數(shù)Ki=0.0008時(shí)，EPLL仿真系統(tǒng)的輸入和輸出波形圖。而圖3（b）和圖3（c）分別是EPLL仿真系統(tǒng)在Ka=0.06、Kp=0.032和Ki=0.0016以及Ka=0.12、Kp=0.064和Ki=0.0032時(shí)，系統(tǒng)的輸入和輸出波形圖。圖3中實(shí)線描述的波形為仿真系統(tǒng)的輸入波形，由圖3也可以知道其為60kHz、占空比為50%、幅值為1V的方波信號(hào)。而點(diǎn)劃線和點(diǎn)線所表示的波形是仿真系統(tǒng)的輸出波形，其中點(diǎn)劃線所表示的波形為系統(tǒng)跟蹤輸入信號(hào)而輸出的與輸入信號(hào)同步的同相信號(hào)，其與輸入信號(hào)具有相同的相位，而點(diǎn)線表示的波形是比輸入信號(hào)超前90°，但是幅值與輸入信號(hào)一致的正交信號(hào)。

圖3　EPLL在不同參數(shù)下的仿真波形Fig.3Simulation wave-forms of the EPLL with different parameters

由圖3（a）可知，當(dāng)Ka=0.03、Kp=0.016、Ki=0.0008時(shí)，EPLL系統(tǒng)需要15個(gè)方波周期才可以穩(wěn)定收斂，而由圖3（b）可知，當(dāng)Ka=0.06、Kp=0.032、Ki=0.0016時(shí)，系統(tǒng)只需要10個(gè)方波周期就可以穩(wěn)定收斂，并且由圖3（c）可知，當(dāng)Ka=0.12、Kp=0.064、Ki=0.0032時(shí)，系統(tǒng)穩(wěn)定收斂需要的方波周期數(shù)最少，僅僅需要5個(gè)就已經(jīng)穩(wěn)定收斂了，但是隨著收斂速度的加快，系統(tǒng)跟蹤精度降低，由圖3（a）～圖3（c）可以看出系統(tǒng)輸出信號(hào)波形的失真越來(lái)越大。從上面的分析可以得出一個(gè)簡(jiǎn)單的結(jié)論：Ka主要影響EPLL系統(tǒng)對(duì)輸入信號(hào)幅值的跟蹤特性，Kp和Ki則主要影響系統(tǒng)對(duì)輸入信號(hào)相位的跟蹤特性，當(dāng)增大Ka、Kp和Ki時(shí)，系統(tǒng)對(duì)輸入信號(hào)的跟蹤速度就會(huì)加快，但是跟蹤精度就會(huì)隨之降低，反之即然。

從圖3還可以得知，本文設(shè)計(jì)的EPLL就是一個(gè)自適應(yīng)陷波濾波器，因?yàn)閺腅PLL的輸入和輸出可以明顯地知道EPLL可以精確地跟蹤輸入信號(hào)的基波成分而抑制信號(hào)的任意次諧波成分，圖4描述的即是EPLL在圖3（a）的參數(shù)條件下所抑制濾除輸入方波信號(hào)中的總諧波成分。為了更明顯地表現(xiàn)EPLL對(duì)輸入信號(hào)諧波的抑制功能，本文分別對(duì)其輸入信號(hào)和輸出信號(hào)進(jìn)行了頻譜分析，分析結(jié)果如圖5所示，其中圖5（a）為輸入方波信號(hào)的頻譜圖，圖5（b）為輸出信號(hào)的頻譜圖。從圖5（b）可以清晰地看到EPLL的輸出信號(hào)中只有輸入信號(hào)中的基波成分，而其他任意次諧波成分已經(jīng)完全被EPLL濾除。

3.2EPLL自適應(yīng)正交解調(diào)算法仿真

同樣本文為了驗(yàn)證EPLL自適應(yīng)正交解調(diào)算法的正確性與參數(shù)μ對(duì)其性能的影響，在Simulink中對(duì)此算法也進(jìn)行了仿真試驗(yàn)，圖6是算法在輸入信號(hào)x（t）=sin（2π3000t）+n（t）時(shí)，EPLL系統(tǒng)輸出的波形圖。其中，n（t）用于表示均值為0，方差=1的高斯噪聲。信號(hào)的采樣頻率Fs=2MHz與EPLL仿真時(shí)相同。圖6（a）和圖6（c）是算法解調(diào)輸入信號(hào)為x（k）時(shí)，輸出的信號(hào)正交分量的幅值波形圖，而圖6（b）和圖6（d）則是解調(diào)x（k）時(shí)得到的同相分量的幅值波形圖，從仿真結(jié)果可以看出，在EPLL解調(diào)算法輸出的信號(hào)中噪聲得到了明顯減少，信噪比得到了明顯提高。因此，此算法具有很強(qiáng)的噪聲抑制能力。

圖4　輸入方波信號(hào)的總諧波成分Fig.4Total harmonic components of the input square wave signal

圖5EPLL輸入輸出信號(hào)的頻譜圖Fig.5Spectrum of the input&output signal of the EPLL

圖6不僅驗(yàn)證了算法的可行性，同時(shí)還描述了不同收斂因子μ對(duì)算法性能的影響，圖6（a）和圖6 （b）為算法在μ=0.03時(shí)的仿真波形，而圖6（c）和圖6 （d）則為其在μ=0.003時(shí)的仿真波形。從波形圖可以容易看出增大μ值可以增快算法的收斂速度，但是解調(diào)算法輸出信號(hào)的誤差相應(yīng)增大；而如果減小μ值雖然可以增加算法的解調(diào)精度，但是收斂速度就會(huì)變慢。因此，在實(shí)際選擇收斂因子μ時(shí)要折中考慮收斂速度和解調(diào)精度兩個(gè)方面。如果實(shí)際應(yīng)用對(duì)收斂速度和解調(diào)精度兩方面要求都比較苛刻，為了滿足實(shí)際需求可以對(duì)算法進(jìn)行簡(jiǎn)單的修改，如在解調(diào)開(kāi)始時(shí)采用大的步長(zhǎng)以加快收斂速度，等穩(wěn)定后將步長(zhǎng)變小以提高解調(diào)精度。

4　結(jié)論

本文設(shè)計(jì)的基于EPLL技術(shù)的自適應(yīng)正交解調(diào)方案，通過(guò)了仿真驗(yàn)證，得到了滿意的結(jié)果，并研究驗(yàn)證了算法的參數(shù)變化對(duì)其性能的影響，為今后算法在數(shù)字系統(tǒng)如FPGA中的實(shí)現(xiàn)以及其在各領(lǐng)域的應(yīng)用研究奠定了堅(jiān)實(shí)的基礎(chǔ)。

圖6　EPLL自適應(yīng)正交解調(diào)算法在不同參數(shù)下的仿真波形Fig.6Simulation wave-forms of the AQDT based on EPLL at different parameters

［1］T.Grydeland，F(xiàn).D.Lind，P.J.Erickson，J.M.Holt.Software radar signal processing［J］.Annales Geophysicae，2005，23（1）：109-121.

［2］N.Sonowal，R.Yadav，S.kannan.Real time GPS software receiver with new fast signal tracking method［C］. 2008 IEEE International on Conference Radio and Wireless Symposium（RWS），2008：231-234.

［3］M.Karimi-Ghartemani，M.R.Iravani.A method for synchronization of power electronic converters in polluted and variable-frequency environments［J］.IEEE Transactions on Power Systems，2004，19（3）：1263-1270.

［4］M.Karimi-Ghartemani，O.Boon-Teck，A.Bakhshai.Application of enhanced phase-locked loop system to the computation of synchrophasors［J］.IEEE Transactions on Power Delivery，2011，26（1）：22-32.

［5］M.Ghartemani，M.Mojiri，A.Safaee，J.Walseth，et al.A new phase-locked loop system for three-phase applications［J］.IEEE Transactions on Power Electronics，2013，28（3）：1208-1218.

［6］R.Neul，U.Gómez，K.Kehr，et al.Micromachined gyros for automotive applications［C］.The 4thIEEE Conference on Sensors，2005：527-530.

［7］Eik-Arnold，F(xiàn)ranz-Nuscheler.Compensation methods for a silicon tuning fork gyroscope［J］.Microsystem Technologies，2008，14（4/5）：623-628.

［8］Yuliang Wang，Shuangwei Han，Hongsheng Li，Hao Liu. Research and test of the digital phase locked loop drive technology for silicon micro-machined gyroscope［C］.7thInternational Conference on MEMS，NANO and Smart Systems of Advanced Materials Research，November，2011：4252-4259.

［9］Yuliang Wang.Research and test of the adaptive quadrature demodulation technology for silicon micro-machined gyroscope［J］.Journal of Harbin Institute of Technology，2012，19（5）：118-122.

［10］王玉良.基于CORDIC算法的PLL在FPGA中的實(shí)現(xiàn)［J］.計(jì)量學(xué)報(bào)，2012，33（3）：259-265. WANG Yu-liang.FPGA implementation of PLL based on CORDIC algorithm［J］.Acta Metrologica Sinica，2012，33（3）：259-265.

Research on a NewAdaptive Quadrature Demodulation Technology Based on EPLL

WANG Yu-liang，XING Chao-yang，ZHENG Xu-dong，ZENG Qing-lin
（Beijing Institute ofAerospace Control Devices，Beijing 100039）

The all-digital phase-locked loop（ADPLL）achieved by using zero-crossing detection technology not only has slow lock-in speed but also its lock-in precision will be directly affected by the zero-crossing disturbance.Furthermore，coherent detection technique generally used for amplitude detection is suitable for realization using analog circuits. It will take up a large number of digital resources and significantly increase the power consumption of the system that a high-order digital low-pass filter needs to be designed for the implementation of coherent detection by digital circuits.In order to solve these problems，a new all-digital enhanced phase-lock loop（EPLL）is devised and based on that a new adaptive quadrature demodulation technology（AQDT）program combing EPLL and AQDT is proposed，researched and simulated.The satisfactory simulation results prove the feasibility of the program and verify the parameter changes on the performance of this algorithm that lays the foundation for the further implementation of it in a digital system and its application research in all fields.

digital phase-locked loop；adaptive quadrature demodulation technology；micro-electro-mechanical systems；flexibleAC transmission systems；digital communications；field programmable gate array

TN98

A

1674-5558（2016）02-01034

10.3969/j.issn.1674-5558.2016.01.010

王玉良，男，博士，研究方向?yàn)镸EMS陀螺及醫(yī)用超聲信號(hào)處理。

2014-12-09