黃玉崗，李　杰，秦　麗，郝曉明

（中北大學(xué)電子測試技術(shù)國防科技重點實驗室，太原030051）

基于FPGA和ADS8568的彈載實時記錄系統(tǒng)設(shè)計*

黃玉崗，李杰*，秦麗，郝曉明

（中北大學(xué)電子測試技術(shù)國防科技重點實驗室，太原030051）

針對彈載實驗過程中采集動態(tài)參量的增加，以及炮彈小型化和測試環(huán)境惡劣性的增強。設(shè)計了一種基于FPGA和ADS8568的小型化模擬信號采集存儲系統(tǒng)，選用Spartan-II系列的XC2S30作為核心處理器，詳細介紹了彈載實時記錄系統(tǒng)的設(shè)計與實現(xiàn)方案。采集MEMS陀螺儀在三軸位置速率搖擺溫控轉(zhuǎn)臺上不同速率下的輸出信息進行試驗驗證，結(jié)果表明，所設(shè)計的彈載實時記錄系統(tǒng)正確有效。該設(shè)計為多通道模擬信號采集工程應(yīng)用提供了一種方法，具有一定的工程應(yīng)用價值。

信息采集；信息存儲；FPGA；ADS8568

EEACC:1265Adoi:10.3969/j.issn.1004-1699.2016.04.008

在現(xiàn)代航空航天、工業(yè)生產(chǎn)和科學(xué)研究領(lǐng)域方面，對振動、溫度和壓力等動態(tài)參數(shù)進行采集存儲是必不可少的部分［1］。數(shù)據(jù)采集就是將被測對象的各種參量（物理量、化學(xué)量、生物量等）通過敏感元件作適當(dāng)轉(zhuǎn)換后，再經(jīng)過調(diào)理、采樣、量化、編碼及傳輸?shù)炔襟E，傳送到控制器進行處理或存儲的過程［2］。隨著被采集量的增加，單路或者兩路采集系統(tǒng)已經(jīng)不能滿足需求，因此需要多通道實時采集存儲系統(tǒng)。根據(jù)ADS8568具有多通道、高精度和低功耗等特點，本文設(shè)計了基于FPGA和ADS8568的彈載實時記錄系統(tǒng)，并可在存儲系統(tǒng)回收后完成數(shù)據(jù)的回讀和后續(xù)處理［3-5］。

1　系統(tǒng)組成和各模塊設(shè)計

本系統(tǒng)由電源模塊、信號調(diào)理模塊、A/D轉(zhuǎn)換模塊、FPGA主控模塊和FLASH存儲模塊組成，其原理框如圖1所示。

圖1　系統(tǒng)總體設(shè)計框圖

1.1電源管理模塊

彈載實時記錄系統(tǒng)由單一電源供電，內(nèi)部的不同模塊需要不同的電壓。電源管理模塊由REG104-5、MAX8882EUTAQ和TPS65130電源轉(zhuǎn)換芯片組成: REG104-5為TI公司的低壓差線性穩(wěn)壓電源，輸入范圍為5.7 V～15.0 V，可將輸入電壓轉(zhuǎn)換為標(biāo)準(zhǔn)5 V電壓，可以為信號調(diào)理模塊和ADS8568內(nèi)部ADC提供模擬電壓；MAX8882EUTAQ電壓轉(zhuǎn)換芯片可將REG104-5轉(zhuǎn)換的5 V標(biāo)準(zhǔn)電壓轉(zhuǎn)換成標(biāo)準(zhǔn)的3.3 V 和2.5 V，3.3 V分別為FPGA I/O口提供工作電壓，為FLASH正常工作提供電壓，為ADS8568數(shù)字IO提供電壓，2.5 V為FPGA提供內(nèi)核電壓；TPS65130為TI公司的低功耗、可調(diào)式電壓轉(zhuǎn)換芯片，最高輸出穩(wěn)定電壓為±15 V，為A/D正常工作提供雙極性電壓［6］。ADS8568模擬輸入電壓范圍由雙極性電壓HVDD和HVSS以及內(nèi)部參考電壓選擇決定，內(nèi)部電壓參考選擇±2VREF。HVDD和HVSS由配置電阻R1、R2、R3、R4決定，為了充分發(fā)揮ADS8568特性，應(yīng)用其最大的模擬輸入范圍，本文以電源輸出±15 V為例:

TPS65130的電壓輸入范圍為2.7 V～5.5 V，由于電源管理模塊有轉(zhuǎn)換出標(biāo)準(zhǔn)的5 V電壓，因此系統(tǒng)設(shè)定VIN=5 V，根據(jù)上面公式以及R2和R4的阻值須小于 200 kΩ，經(jīng)過實際調(diào)試，選定 R1= 2 MΩ，R2=180 kΩ，R3=2 MΩ，R4=160 kΩ。TPS65130可以穩(wěn)定的輸出±15 V，圖2為雙極性電源轉(zhuǎn)換電路。

圖2　雙極性電源轉(zhuǎn)換電路

1.2信號調(diào)理電路設(shè)計

在電子系統(tǒng)中，根據(jù)系統(tǒng)對信號的要求，需要對信號做適當(dāng)?shù)奶幚怼？紤]到輸入阻抗、噪聲系數(shù)、漂移及設(shè)計易操作性等因素，本文設(shè)計的彈載實時記錄系統(tǒng)，首先在傳感器輸出時就對采集的信號進行了調(diào)理；另外采用兩個TI公司的OPA4340作為ADS8568的前置放大器。它是一款高輸入阻抗、高增益帶寬、低噪聲的 Rail To Rail的高性能運放。由于傳感器輸出的模擬信號的輸入范圍在0～5 V，OPA4340芯片的工作電壓為+5 V，所以運放采用電壓跟隨的方式，即電壓的放大倍數(shù)為AUP=1。對于彈載實時記錄系統(tǒng)，通過兩個過程的調(diào)理，即可滿足信號調(diào)理設(shè)計，信號調(diào)理電路圖如圖3。

圖3　信號調(diào)理電路

1.3ADS8568接口電路

對經(jīng)過信號調(diào)理后的八通道模擬信號，F(xiàn)PGA發(fā)出控制信號控制ADS8568芯片進行數(shù)據(jù)采集、模數(shù)轉(zhuǎn)換。圖4為ADS8568硬件并行模式下的接口電路。

圖4　ADS8568硬件并行模式下的接口電路

ADS8568的部分關(guān)鍵引腳配置如表1所示。

表1　ADS8568部分關(guān)鍵引腳配置

系統(tǒng)以FPGA作為核心控制芯片:FPGA通過控制AD_RESET信號，實現(xiàn)A/D芯片的復(fù)位；通過控制AD_CS信號，實現(xiàn)芯片片選選中；通過控制AD_RD 和AD_WR信號，實現(xiàn)對ADS8568的數(shù)據(jù)和命令的讀寫；通過控制CONVST_X信號組的信號，實現(xiàn)對單個通道組或多個通道組的選通，控制A/D轉(zhuǎn)換的數(shù)據(jù)讀取到FPGA內(nèi)部進行相應(yīng)的數(shù)據(jù)處理。

1.4數(shù)據(jù)存儲模塊設(shè)計

彈載實時記錄系統(tǒng)需要對全彈道的數(shù)據(jù)信息進行實時記錄，事后通過對存儲系統(tǒng)的回收，來進行數(shù)據(jù)回讀、分析和處理，因此需要配置外部數(shù)據(jù)存儲空間。本系統(tǒng)選擇SAMSUNG公司的K9K8G08U0E作為外部擴展FLASH，它具有高可靠性、體積小、容量大等特點，其存儲容量為8 Gbit。它可將地址線與數(shù)據(jù)線復(fù)用為8條I/O線，命令、地址和數(shù)據(jù)信息均通可過8條I/O線傳輸，不會因存儲容量的增加而使引腳數(shù)量增加，從而方便系統(tǒng)設(shè)計和產(chǎn)品的升級，且無需更改外部硬件連接，因此成為高速采集系統(tǒng)中大量實時數(shù)據(jù)存儲的不錯選擇［7-8］。

FPGA通過內(nèi)部軟件編程，控制讀寫信號和不同的指令實現(xiàn)對FLASH的擦除和數(shù)據(jù)讀寫。FPGA 與FLASH接口電路的設(shè)計如圖5所示。

圖5　FPGA與FLASH接口電路的設(shè)計

2　系統(tǒng)軟件設(shè)計

2.1采集模塊

系統(tǒng)上電后FPGA通過AD_RESET信號完成對ADS8568的初始化，然后FPGA給ADS8568發(fā)送啟動轉(zhuǎn)換控制信號，每個轉(zhuǎn)換周期內(nèi)，F(xiàn)PGA向CONVST_X端提供一個高電平轉(zhuǎn)換信號，AD開始一次轉(zhuǎn)換。8個通道轉(zhuǎn)換完成后，BUSY信號自動拉低，通知FPGA可以進行數(shù)據(jù)讀取，此時，F(xiàn)PGA控制AD的片選信號置低，在讀信號有效時，分別將八通道的數(shù)據(jù)讀入到FPGA內(nèi)部的緩存中，完成一次完整的數(shù)據(jù)轉(zhuǎn)換。然后AD等待FPGA給下一次啟動轉(zhuǎn)換信號，如此循環(huán)實現(xiàn)數(shù)據(jù)的實時采集。

圖6　ADS8568并行接口模式下時序圖

根據(jù)圖6中ADS8568在并行接口模式下的時序轉(zhuǎn)換圖，系統(tǒng)采集模塊的軟件設(shè)計流程如圖7所示。

圖7　采集模塊軟件設(shè)計流程框圖

2.2內(nèi)部FIFO邏輯設(shè)計

為了實現(xiàn)彈載數(shù)據(jù)實時、連續(xù)、大容量地采集，需要在系統(tǒng)軟件中設(shè)計緩存單元，從而實現(xiàn)高速采樣條件下數(shù)據(jù)采集與存儲相匹配的目的。該系統(tǒng)在FPGA內(nèi)部采用雙口隨機存儲器搭建一個FIFO數(shù)據(jù)緩沖模塊，通過對FIFO模塊讀寫操作的控制，達到輸入輸出數(shù)據(jù)速率匹配的要求，進而實現(xiàn)彈載數(shù)據(jù)采集存儲裝置對信號的實時、高速采集，保證數(shù)據(jù)的完整性［9］。

本文采用2個RAMB4_S4_S4，并行連接構(gòu)成深度為1K，數(shù)據(jù)寬度為8位的高速FIFO，異步FIFO工作原理框圖如圖8所示。

圖8　異步FIFO工作原理框圖

2.3數(shù)據(jù)存儲模塊

彈載實時記錄系統(tǒng)需要對數(shù)據(jù)進行事后分析處理，系統(tǒng)采集的數(shù)據(jù)需要存儲到外部的FLASH中。當(dāng)R/B為低電平時，F(xiàn)PGA將寫命令0x80H和地址寫入FLASH中，然后將采集到的數(shù)據(jù)按幀格式寫入，在數(shù)據(jù)加載完成后寫入結(jié)束命令0x10H，F(xiàn)LASH內(nèi)部控制將頁寄存器中的數(shù)據(jù)寫入到存儲陣列目標(biāo)地址中，同時，R/B信號再次被拉成高電平。

FPGA通過控制FLASH的讀寫信號和指令數(shù)據(jù)選擇，即可實現(xiàn)FLASH數(shù)據(jù)的寫入、讀取和擦除。系統(tǒng)在實際應(yīng)用時，需要將八通道采集的數(shù)據(jù)編幀存儲，存儲模塊的軟件設(shè)計流程框圖如圖9所示。

圖9　數(shù)據(jù)存儲模塊流程框圖

3　試驗驗證

為驗證所設(shè)計系統(tǒng)的可靠性和正確性，以及能否實現(xiàn)八通道數(shù)據(jù)的同步采樣，并將數(shù)據(jù)完整的存儲到外部FLASH中。利用實驗室三軸位置速率搖擺溫控轉(zhuǎn)臺和MEMS慣性傳感器MEMS陀螺儀進行測試。測試過程中，將陀螺儀安裝在轉(zhuǎn)臺中框平面上，八路模擬通道全部接在陀螺儀傳感器的輸出端。系統(tǒng)上電穩(wěn)定待慣性傳感器輸出穩(wěn)定后。啟動三軸位置速率搖擺溫控轉(zhuǎn)臺，設(shè)定轉(zhuǎn)臺中框速率分別為（150°/s、130°/s、110°/s、100°/s、90°/s、80°/s、70°/s、60°/s、50°/s、40°/s、30°/s、20°/s、10°/s、6°/s、3°/s、0°/s、-3°/s、-6°/s、-10°/s、-20°/s、-30°/s、-40°/s、-50°/s、-60°/s、-70°/s、-80°/s、-90°/s、-100°/s、-110°/s、-130°/s、-150°/s），每個速率穩(wěn)定維持30 s，待所有組態(tài)完成后，下電利用上位機軟件，對FLASH中存儲的數(shù)據(jù)進行回讀、分離等處理。其中，F(xiàn)PGA對采集的數(shù)據(jù)按幀格式編幀存儲到FLASH中［10］，幀格式如表2。

表2　采集數(shù)據(jù)幀格式

通過讀數(shù)軟件，回讀FLASH中的原始數(shù)據(jù)，在上位機中顯示部分截取的結(jié)果如圖10所示，第1列、第2列為數(shù)據(jù)的幀頭，第3～5列為三個字節(jié)的幀計數(shù)，第6列、第7列為第1通道采集的數(shù)據(jù)，第8列～第21列為第2通道～第8通道采集的數(shù)據(jù)。對數(shù)據(jù)進行分析可知，幀頭并未錯位，幀計數(shù)連續(xù)遞增，因此，在采集過程中并未出現(xiàn)丟幀和錯幀的現(xiàn)象，說明了設(shè)計的多通道模擬數(shù)據(jù)采集系統(tǒng)的完整性和可靠性［11-12］。

圖10　FLASH中存儲系統(tǒng)采集的原始數(shù)據(jù)

為了更直觀的分析驗證，再利用MATLAB對原始數(shù)據(jù)進行處理［13］。ADS8568輸出的數(shù)字量以十六進制的形式表示，轉(zhuǎn)換成十進制后記為X。ADS8365模擬量與數(shù)字量之間的對應(yīng)關(guān)系如下:

當(dāng)數(shù)據(jù)為正時

當(dāng)數(shù)據(jù)為負時

通過式（3）、式（4），ADS8568可將數(shù)字量換算為相應(yīng)的模擬電壓值如圖11所示。

圖11　數(shù)字量對應(yīng)的電壓值

根據(jù)式（5）進一步處理:

可以得到陀螺輸出角速率與采集時間之間的關(guān)系如圖12所示。根據(jù)事先設(shè)定的輸入與實際采集輸出的結(jié)果對比顯示如表3所示，本文設(shè)計的系統(tǒng)精度及可靠性均滿足要求。

圖12　陀螺輸出角速率與采集時間的關(guān)系

表3　輸入角速率與實際采集輸出結(jié)果對比表　單位:°/s

4　結(jié)語

本文利用新型的模數(shù)轉(zhuǎn)換芯片ADS8568，結(jié)合FPGA邏輯功能強的特點，設(shè)計實現(xiàn)了彈載實時記錄系統(tǒng)設(shè)計，并對系統(tǒng)采集的完整性進行了試驗測試。試驗結(jié)果表明，系統(tǒng)設(shè)計接口簡單，采集精度高。系統(tǒng)的各項性能指標(biāo)和可靠性均滿足設(shè)計要求，在多通道模擬信號采樣的環(huán)境下有廣泛的應(yīng)用。

［1］ 丁海飛，王紅亮，張會新，等.基于ADS8365的多路數(shù)據(jù)采集存儲系統(tǒng)設(shè)計［J］.化工自動化及儀表，2012，39（1）:81-84.

［2］ 馬明建.數(shù)據(jù)采集與分析計數(shù)［M］.西安:西安交通大學(xué)出版社，2005.

［3］ 劉俊，石云波，李杰.微慣性技術(shù)［M］.北京:電子工業(yè)出版社，2005.

［4］ 齊紅濤，蘇濤.基于FPGA的高速AD采樣設(shè)計［J］.航空兵器，2010（1）:35-39.

［5］ 馬培嬌，張宇光，姚永興，等.高速大容量存儲系統(tǒng)的關(guān)鍵技術(shù)實現(xiàn)［J］.化工自動化及儀表，2010，37（7）:869-872.

［6］ ADS8568 Technical Datasheet［Z］.2011.http://www.ti.com.cn.

［7］ 王楠，韓焱，王鑒，等.基于FPGA的慣性數(shù)據(jù)采集與存儲系統(tǒng)設(shè)計［J］.計算機測量與控制，2011，19（11）:2871-2873.

［8］ SAMSUNG.Electronics Corporation.K9K8G08U0M 1GBX8Bit/ 2GB 8Bit NAND FLASH Memory Data Sheet［z］.2006.

［9］ 胡陳君.彈載小型抗高過載微慣性測量系統(tǒng)設(shè)計［D］.太原:中北大學(xué)，2015.

［10］張松，李杰，趙詣，等.半捷聯(lián)MEMS慣性測量裝置數(shù)據(jù)硬回收系統(tǒng)設(shè)計［J］.傳感技術(shù)學(xué)報，2013，26（9）:1219-1223.

［11］郝曉明，石璽文，胡陳君，等.基于FPGA的彈載數(shù)據(jù)回讀系統(tǒng)設(shè)計［J］.傳感技術(shù)學(xué)報，2015，7（28）:1023-1027.

［12］柯艷，李杰，劉俊，等.基于FPGA和USB 2.0的多路數(shù)據(jù)采集［J］.儀表技術(shù)與傳感器，2010.11（4）:351-356.

［13］駱文，趙強.MATLAB在信號與系統(tǒng)中的應(yīng)用［J］.數(shù)字技術(shù)與應(yīng)用，2010（10）:144-145.

黃玉崗（1988-），男，河北滄州人，現(xiàn)在中北大學(xué)讀碩士研究生，主要從事微系統(tǒng)集成、慣性測量方向的研究，hyg34217@ 163.com；

李杰（1976-），男，教授，博士生導(dǎo)師?，F(xiàn)在中北大學(xué)電子測試技術(shù)國家重點實驗室工作，目前的主要研究方向為微系統(tǒng)集成理論與技術(shù)、慣性感知與控制技術(shù)、組合導(dǎo)航理論、計算幾何及智能信息處理等，Lijie@nuc.edu.cn；

秦麗（1963-），女，教授，博士生導(dǎo)師，主要從事動態(tài)測試、微系統(tǒng)集成及可靠性方面的研究，主持和參與國家863、國防973、國家自然科學(xué)基金、山西省自然科學(xué)基金等多項科研項目，nucqinli@ 163.com。

Design of Real-Time Recording Missile System Based on FPGA and ADS8568*

HUANG Yugang，LI Jie*，QIN Li，HAO Xiaoming
（Science and Technology on Electronic Test and Measurement Laboratory，North University of China，Taiyuan 030051，China）

Considering the increase of dynamic acquisition parameters，miniaturization of shell，and deterioration of test condition，the paper designed a miniature analog signal acquisition and storage system based on FPGA and ADS8568，chose XC2S30 of Spartan-II as the core processor，and introduced the design and realization method of the real-time recording system in detail.Tests verified by gathering and analyzing the output information from MEMS gyroscope under different rates by the three axis position and speed swing turntable showed that the analog signal acquisition and storage system is feasible and effective.The system provided a method of engineering application for multi-channel analog signal acquisition and has a certain value in engineering.

information acquisition；information storage；FPGA；ADS8568

TN108.7

A

1004-1699（2016）04-0506-06

項目來源:國家自然科學(xué)基金項目（51575500）

2015-11-20修改日期:2016-01-05