陳　昕　周哲玲　鄧建清

(廣東電網(wǎng)有限責任公司汕頭供電局1，廣東 汕頭　515041；長沙天恒測控技術有限公司2,湖南 長沙　410100)

?

金屬氧化物避雷器測試儀校準裝置設計

陳昕1周哲玲1鄧建清2

(廣東電網(wǎng)有限責任公司汕頭供電局1，廣東 汕頭515041；長沙天恒測控技術有限公司2,湖南 長沙410100)

針對RC阻容網(wǎng)絡檢定氧化鋅避雷器測試儀的不足，研究了氧化鋅避雷器測試儀諧波電流檢測技術，提出了一種金屬氧化物避雷器測試儀校準裝置。對反饋信號進行離散傅里葉變換(DFT)，消除高次諧波。闡述了校準裝置的硬件設計方案及各功能模塊的工作原理、軟件設計方案的工作流程。最后，試驗證明了該校準裝置的可行性，其與傳統(tǒng)的RC阻容網(wǎng)絡方法相比更具優(yōu)勢。

避雷器FPGA標準信號發(fā)生器DFT高次諧波消除模數(shù)轉換上位機

0　引言

金屬氧化物避雷器(metaloxidearrester，MOA)利用金屬氧化物的非線性特性進行開斷電流，是電力系統(tǒng)中廣泛使用的一次過電壓保護設備。作用于MOA的電壓不同，將會引起MOA中的金屬氧化物閥片性質發(fā)生劇烈變化。在雷電電壓的作用下，閥片呈現(xiàn)低阻狀態(tài)，且電壓消失后，可恢復為高阻態(tài)。正常工作電壓下，MOA處于高阻狀態(tài)，但會有電流流過閥片。由于長期在大電壓等級以及戶外的環(huán)境下運行，避雷器的工作性能會出現(xiàn)變化，并且極易發(fā)生損壞[1]。而避雷器故障導致的后果非常嚴重，不僅會喪失其保護設備及線路的基本功能，甚至還會造成電力系統(tǒng)過壓事故。為保證MOA的正常運行，必須對其進行定期檢測。對于MOA預防性試驗，國內外研制了各種MOA測試儀。而針對這些測試儀，國家并沒有制定相應的校準規(guī)范。目前，檢驗MOA測試儀主要采用標準信號發(fā)生器法和RC阻容網(wǎng)絡法。

傳統(tǒng)的RC阻容網(wǎng)絡法所需的試驗設備包括自偶式調壓器、交流電壓表、交流電流表、交流電阻箱以及交流電容箱，對試驗設備要求不高[2]。其不足之處是回路接線繁瑣、操作復雜、工作效率低；標準電壓器和電容器并非理想元器件，會引入殘余電感和分布電容。在交流電路中，電阻器的時間常數(shù)不為0，其引起的誤差約為百分之幾；電容器也存在一定的損耗因數(shù)，引起的誤差將近千分之幾[3]。電路中無法產(chǎn)生3次諧波電流，測試數(shù)據(jù)單一、相角設置不靈活等眾多因素影響校驗結果的一致性。本文提出了一種金屬氧化物避雷器測試儀的校準裝置。

1　DFT信號處理

電流輸出信號經(jīng)過I/U轉換、信號調理后，由模數(shù)轉換器轉換成數(shù)字信號并傳遞給現(xiàn)場可編程門陣列(fieldprogrammablegatearray,FPGA)，調整輸出信號的幅值和相位，消除高次諧波噪聲。輸入信號為：

x(t)=IPR1sin2πf0t-IPR3sin6πf0t+IPC1cos2πf0t

令信號頻率為f0、采樣頻率為fs、采樣序列長度為N，則采樣得到的離散序列為：

(1)

(2)

則序列x[n]的離散傅里葉變換[4-5]為:

(3)

假設信號被5次諧波和7次諧波污染，令所有諧波幅值為0.1A。經(jīng)過傅里葉變換，得到信號頻譜圖。

x(t)=0.1sin2πf0t-0.1sin6πf0t+0.1cos2πf0t+

0.1sin10πf0t+0.1sin14πf0t

(4)

通過疊加反向的5次諧波和7次諧波信號,消除由后續(xù)硬件引起的高次諧波影響。

2　硬件設計

硬件電路總體結構如圖1所示。圖1中，ZX為被檢MOA測試儀的等效電阻。

圖1　硬件電路總體結構框圖

2.1主控電路

微處理器使用高性能的ARM?CortexTM-M3 32位的RISC內核，工作頻率為72MHz，內置高速存儲器(高達512kB的閃存和64kB的SRAM)，豐富的增強I/O端口和連接到兩條APB總線的外設，多達112個快速I/O端口。微處理器主要與外設進行通信、數(shù)據(jù)顯示、響應按鍵操作等，并與FPGA進行協(xié)議約定，控制FPGA進行數(shù)字信號處理。

FPGA[6-7]主要負責以下3項工作。

①接收模數(shù)轉換器反饋的信號，對標準輸出信號進行幅值和相位調節(jié)。同時，對反饋信號進行離散傅里葉變換。設定單個周期為256個采樣點，則fs=256f0。如果采樣點數(shù)控制N=256×16=4 096,可以保證q為整數(shù)，不發(fā)生頻譜泄漏。對信號進行頻譜分析，信號發(fā)生時疊加反向諧波信號，抵消了噪聲及高次諧波，降低了波形的失真度。

②根據(jù)奈奎斯特采樣定律，輸出序列長度為N=4 096的離散數(shù)字信號，將信號傳遞給數(shù)模轉換器，并進行數(shù)模轉換。在系統(tǒng)允許的失真度情況下，且保證fs≥2fM，fs越大，由數(shù)模轉換器轉換的模擬信號越接近原始信號。

③同微處理器進行約定，接收微處理器發(fā)出的命令，進行復雜的運算處理。

FPGA功能框圖如圖2所示。

圖2　FPGA功能框圖

2.2采樣電路

16位A/D和D/A負責信號的模數(shù)和數(shù)模轉換，A/D轉換器將電壓、電流信號轉換為離散的數(shù)字信號，便于FPGA處理。D/A轉換器將離散的數(shù)字信號轉換成穩(wěn)定度非常高的正弦波電壓信號和電流信號。A/D和D/A轉換器的分辨率應該與FPGA采樣頻率fs相匹配，否則會直接影響后續(xù)數(shù)據(jù)的處理效果。

2.3模擬信號輸出電路

從D/A輸出的模擬信號[8-9]通過OP1、OP3進行信號調理后，經(jīng)過低通濾波器將基波和3次諧波以外的噪聲和高次諧波濾除，再進行功率放大驅動輸出變壓器進行輸出。電流信號通過I/U轉換模塊、電壓信號通過U/U轉換模塊進行反饋，再經(jīng)過OP2、OP4信號調理，將輸出信號反饋至OP1、OP3的輸入端，并通過模數(shù)轉換器傳遞至FPGA。FPGA調節(jié)輸出標準信號幅值和相位，并對信號進行頻域分析，疊加反向高次諧波信號，以抵消由硬件電路引入的噪聲，降低波形失真度，改善負載特性，最終形成穩(wěn)定的閉環(huán)反饋控制電路。

2.4上位機

微處理器通過RS-232與上位機進行通信。上位機安裝監(jiān)控和通信軟件，設有人機對話界面；讀取被檢金屬氧化物避雷器測試儀數(shù)據(jù)，進行誤差計算。

3　軟件設計

本設計采用實時嵌入式操作系統(tǒng)[10]作為開發(fā)平臺。系統(tǒng)上電后，首先進行初始化配置，包括主時鐘、I/O口、SPI模塊等。初始化成功后，讀取上位機界面設定的Up、IPR1、IPR3、IPC1。如果設定值超過輸出上限，系統(tǒng)報警，需重新設定。根據(jù)設定值判斷是否需要切換電壓量程，選擇最佳量程輸出電壓；判斷IPR1、IPR3、IPC1電流是否需要切換量程，選擇最佳量程輸出電流，以提高輸出精度。同時上位機通過RS-232或RS-485讀取被檢測試儀數(shù)據(jù)，計算誤差值。程序流程如圖3所示。

4　數(shù)據(jù)分析

對校準裝置參比電壓輸出和諧波電流輸出的性能進行驗證，如表1和表2所示。220V量程的參比電壓相對誤差不大于0.05%；20mA量程的阻性基波電流和容性基波電流的相對誤差均不大于0.07%，3次諧波電流相對誤差不大于1%；相角誤差不大于0.01°。數(shù)據(jù)符合標準裝置的相關計量要求。

圖3　程序流程圖

標稱值/V實際值/V相對誤差/%2221.990.044444.010.026665.970.048888.050.05110110.010.01220220.030.01

表2　20 mA量程電流誤差

5　結束語

金屬氧化物避雷器測試儀校準裝置采用基于FPGA的標準信號發(fā)生器法，通過DFT，從頻域的角度對信號進行分析。通過疊加反向高次諧波，抵消由硬件電路引入的噪聲，降低了波形失真度。相比RC阻容網(wǎng)絡方法，該裝置具有精度高、相位調節(jié)靈活和操作便捷等優(yōu)點；避免了因電阻、電容受外界因素影響而引入的誤差，明顯提高了檢定裝置的精度和穩(wěn)定度。

[1] 趙玉林，項雯，李繼昌.氧化鋅避雷器分布式測量裝置的研究[J].電測與儀表,2015,52(4):81-84.

[2] DLT 987-2005 氧化鋅避雷器阻性電路測試儀通用技術條件[M].北京：中國電力出版社，2006.

[3] 馮建，史小濤，許峰.氧化鋅避雷器測試儀阻容網(wǎng)絡校準方法[J].上海計量測試，2012(4):20-29.

[4] SANIT K,MITR A.Digital signal processing [M].Beijing：Publishing House of Electronics Industry,2006.

[5] 張強.基于DFT的數(shù)字相位計設計[J].自動化與儀器儀表，2015，41(2)： 33-35.

[6] 王丹，許虎.LET系統(tǒng)中FFT的研究與DSP實現(xiàn)[J].電子技術應用，2011,37(10)：63-66.

[7] 韓廣，王斌，王大磊.基于FPGA的相關干涉儀算法的研究與實現(xiàn)[J].電子技術應用，2010,36(7)：76-80.

[8] 朱曉華.微機原理與接口技術[M].北京：電子工業(yè)出版社，2008.

[9] 遠坂俊昭.測量電子電路設計[M].北京：科學出版社，2004.

[10]李志明，檀永，徐石明，等.STM32嵌入式系統(tǒng)開發(fā)實戰(zhàn)指南[M].北京：機械工業(yè)出版社，2013.

DesignoftheCalibrationDeviceforTesterofMetalOxideArrester

ToagainstthedeficienciesincalibratingthetesterofMOAbyusingresistor-capacitornetwork,theharmoniccurrentdetectiontechniqueofthetesterofMOAisresearched,thecalibrationdevicefortesterofmetaloxidearresterisgiven.ThediscreteFouriertransform(DFT)offeedbacksignalisconductedtoeliminatethehigherorderharmonics.Thedesignschemeofthehardwareofcalibrationdevice;theworkingprincipleofvariousfunctionalmodules;andthedesignschemeandworkingprocessofsoftwarearedescribed.Thetestsverifythefeasibilityofthiscalibrationdevice;comparingwithtraditionalmethodofusingRCnetwork,itismoresuperior.

ArresterFieldprogrammablegatearray(FPGA)StandardsignalgeneratorDiscretefouriertransform(DFT)HigherorderharmonicseliminationAnalogdigitalconversionHostcomputer

陳昕(1984—)，男，2012年畢業(yè)于中山大學電子與通信工程專業(yè)，獲碩士學位，工程師；主要從事電網(wǎng)電測、電能以及熱工技術監(jiān)督等工作。

TH86;TP27

ADOI:10.16086/j.cnki.issn1000-0380.201609017

修改稿收到日期：2016-01-07。