國(guó)防科學(xué)技術(shù)大學(xué)電子科學(xué)與工程學(xué)院　萬(wàn)子平

裝甲兵工程學(xué)院技術(shù)保障工程系　汪　琳

國(guó)防科學(xué)技術(shù)大學(xué)機(jī)電工程與自動(dòng)化學(xué)院　段國(guó)棟

淺析ASIC與PCB的聯(lián)系和區(qū)別

國(guó)防科學(xué)技術(shù)大學(xué)電子科學(xué)與工程學(xué)院萬(wàn)子平

裝甲兵工程學(xué)院技術(shù)保障工程系汪琳

國(guó)防科學(xué)技術(shù)大學(xué)機(jī)電工程與自動(dòng)化學(xué)院段國(guó)棟

本文對(duì)ASIC和PCB兩種不同電路模塊進(jìn)行了的系統(tǒng)概念、設(shè)計(jì)流程和工藝流程進(jìn)行了全面合理地辨析，總結(jié)了目標(biāo)定義、總設(shè)計(jì)線、子設(shè)計(jì)線和功能產(chǎn)品之間的對(duì)比關(guān)系。最后，從ASIC設(shè)計(jì)與PCB設(shè)計(jì)的對(duì)比出發(fā)，給出總結(jié)與展望，旨在尋求搭載模塊和被搭載模塊間聯(lián)合設(shè)計(jì)的新思路。

ASIC；PCB；系統(tǒng)概念；設(shè)計(jì)流程；工藝流程

0　引言

隨著信息時(shí)代的到來(lái)，各級(jí)電路模塊發(fā)展甚快，級(jí)內(nèi)成多極化發(fā)展，級(jí)間成承接性發(fā)展。在進(jìn)行電子系統(tǒng)設(shè)計(jì)時(shí)，硬件設(shè)計(jì)和軟件搭載都需突破眾多難點(diǎn)。首先在集成電路級(jí)，合理地選擇和完美的拼組集成電路具有隨機(jī)性；其次在印刷電路板級(jí)，恰當(dāng)?shù)匾?guī)劃和最優(yōu)地互連集成電路又具有模糊性；最后功能性器件級(jí)，硬件檢測(cè)聯(lián)調(diào)、軟件燒錄測(cè)試到應(yīng)用體驗(yàn)維護(hù)又具有困難性。只有設(shè)計(jì)師在橫軸上對(duì)集成電路有著廣泛地了解，同時(shí)在縱軸上對(duì)電子系統(tǒng)設(shè)計(jì)線有著深入地理解，才能夠做到完美硬件設(shè)計(jì)和最優(yōu)軟件搭載以形成服務(wù)大眾的應(yīng)用。

1　ASIC與PCB電路模塊間概念辨析

1.1電子系統(tǒng)中電路模塊間的集成關(guān)系

電子系統(tǒng)中的電路模塊按照由集成關(guān)系由總及零的順序排布大致可以分為：電子功能件、電子裝配件，電子部件和電子元件。其中需要做到底基布局和蝕刻布線的電路模塊是電子裝配件和電子部件。其中電子裝配件是印刷電路板，即PCB；電子部件是集成電路，即IC。表1是各個(gè)電路模塊的集成關(guān)系，如表1所示：

表1　電路模塊集成關(guān)系

1.2ASIC與PCB電路模塊的概念解析

ASIC（Application-Specific Integrated Circuit），是指應(yīng)特定用戶要求或特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路［3］。ASIC是IC（Integrated Circuit）所屬范圍內(nèi)的一部分。

PCB（Printed Circuit Board），是指印制電路板，是電子元器件的支撐體，是電子元器件電氣連接的載體［4］。PCB更偏向集成IC完畢后的PWB（Printed Wire Board）。

1.3ASIC與PCB電路模塊間的可對(duì)比性分析

從目標(biāo)定義上來(lái)說(shuō)ASIC與PCB都屬于專(zhuān)門(mén)為了實(shí)現(xiàn)某種特定功能的定制電路，都具有專(zhuān)用性和特有的適應(yīng)性，也同時(shí)缺少硬件上二次開(kāi)發(fā)的能力。

從實(shí)現(xiàn)方式上來(lái)說(shuō)ASIC與PCB都是首先通過(guò)對(duì)集成對(duì)象在基板上進(jìn)行集成，再通過(guò)線路對(duì)集成對(duì)象進(jìn)行功能性搭建，最后形成外部引腳或接口的過(guò)程。

從優(yōu)化方法上來(lái)說(shuō)ASIC與PCB都需要考慮布局上合理性（保證不同模塊間的良好隔離性及走線空間的裕度）和布線上的正確性（保證線中信號(hào)的完整性及一定的抗干擾能力）。

2　設(shè)計(jì)流程間的聯(lián)系與區(qū)別

2.1ASIC設(shè)計(jì)流程定義

ASIC設(shè)計(jì)流程是將前端設(shè)計(jì)產(chǎn)生的門(mén)級(jí)網(wǎng)表通過(guò)EDA設(shè)計(jì)工具進(jìn)行布局布線和進(jìn)行物理驗(yàn)證并最終產(chǎn)生供制造用的GDSII數(shù)據(jù)的過(guò)程［4］，而PCB設(shè)計(jì)流程是將設(shè)計(jì)好的IC或ASIC去搭建功能電路系統(tǒng)并進(jìn)行布局布線和進(jìn)行物理驗(yàn)證并最終產(chǎn)生供制造用的gerber文件的過(guò)程［5］。兩者設(shè)計(jì)流程圖對(duì)比如圖1、圖2所示：

圖1　ASIC設(shè)計(jì)流程圖

　圖2 PCB設(shè)計(jì)流程圖

2.2ASIC設(shè)計(jì)流程與PCB設(shè)計(jì)流程子項(xiàng)對(duì)比結(jié)論

“設(shè)計(jì)輸入”和“設(shè)計(jì)準(zhǔn)備”的對(duì)比： AISC“設(shè)計(jì)輸入”是采用硬件描述語(yǔ)言或電路圖輸入把設(shè)計(jì)輸入給ASIC設(shè)計(jì)系統(tǒng)的過(guò)程［1］，而PCB“設(shè)計(jì)準(zhǔn)備”是對(duì)原理圖進(jìn)行分析和ERC檢查從而建立印制板設(shè)計(jì)文件的過(guò)程［2］。相比較而言，ASIC“設(shè)計(jì)輸入”較PCB“設(shè)計(jì)準(zhǔn)備”方式較為嚴(yán)謹(jǐn)多樣，ASIC設(shè)計(jì)輸入可依靠描述語(yǔ)言和電路圖進(jìn)行獨(dú)立設(shè)計(jì)，而PCB設(shè)計(jì)輸入端只有原理圖而且通常系統(tǒng)搭建需要參考開(kāi)發(fā)板的相關(guān)內(nèi)容，設(shè)計(jì)具有依賴(lài)性。

“邏輯綜合”和“網(wǎng)表輸入”的對(duì)比：AISC“邏輯綜合”是采用HDL和邏輯綜合工具產(chǎn)生網(wǎng)表及、描述邏輯單元及其之間的鏈接關(guān)系的過(guò)程［1］，而PCB“網(wǎng)表輸入”是將印制板設(shè)計(jì)文件轉(zhuǎn)換好的網(wǎng)表進(jìn)行輸入的過(guò)程［2］。相比較而言，AISC“邏輯綜合”和PCB“網(wǎng)表”都是作為ASIC和PCB版圖設(shè)計(jì)的橋梁和紐帶而存在的，但兩者包含的內(nèi)容信息不同。AISC“邏輯綜合”產(chǎn)生的網(wǎng)表中包含著功能、時(shí)序、面積和功耗信息，而PCB得網(wǎng)表中包含著引腳定義、連接關(guān)系、網(wǎng)絡(luò)名稱(chēng)、封裝類(lèi)型和約束規(guī)則等信息。

“系統(tǒng)劃分”和“模塊劃分”的對(duì)比：AISC“系統(tǒng)劃分”是將大型系統(tǒng)分成幾個(gè)ASIC的過(guò)程［1］，而PCB“模塊劃分”是將PCB按功能、頻率和信號(hào)類(lèi)型劃分為不同的模塊的過(guò)程［2］。相比較而言，AISC“系統(tǒng)劃分”和 PCB“模塊劃分”兩者所考慮的方向不同。ASIC“系統(tǒng)劃分”是由于現(xiàn)有WAFER制造和封裝工藝的限制，對(duì)于一個(gè)功能模塊達(dá)到一片無(wú)法用ASIC進(jìn)行封裝的時(shí)候，就會(huì)用模塊連線最少原則，將其劃分裝在不同ASIC上的小模塊。而PCB模塊劃分考慮更多的是功能模塊間的可換性和數(shù)模混合電路間EMI的干擾問(wèn)題。

“布圖前仿真”和“前仿真”的對(duì)比：AISC“布圖前仿真”是檢查設(shè)計(jì)功能是否正確的過(guò)程［1］，而PCB“前仿真”是優(yōu)化信號(hào)質(zhì)量、避免信號(hào)完整性和電源完整性的過(guò)程［2］。相比較而言，AISC“布圖前仿真”更偏向判定設(shè)計(jì)的正確性，其包括行為仿真、功能仿真和時(shí)序約束下的網(wǎng)絡(luò)表仿真，而PCB“前仿真”更偏向于獲得一套相匹配的設(shè)計(jì)約束，其包括對(duì)不同拓補(bǔ)結(jié)構(gòu)和走線參數(shù)下PCB的信號(hào)傳輸仿真，已獲得一套最佳的設(shè)計(jì)方案。

“規(guī)劃布局”和“布局”的對(duì)比：AISC“規(guī)劃布局”是在芯片上排列網(wǎng)表的模塊的過(guò)程［1］，PCB“布局”是按照電路的流程安排各個(gè)功能電路單元的位置的過(guò)程［2］。相比較而言，AISC“規(guī)劃布局”會(huì)更多的考慮到模塊放置時(shí)給布線帶來(lái)的益處，通過(guò)改變模塊相對(duì)位置或以分配通道的方法來(lái)減少布線擁塞，并在此之上安排可變模塊中邏輯單元的位置來(lái)使互連總長(zhǎng)和互連擁塞最小，以及滿足網(wǎng)絡(luò)的時(shí)序要求，而PCB“布局”需要兼顧布線的同時(shí)還需要考慮功能順序、安裝位置、客戶要求、加工工藝和散熱設(shè)計(jì)等等。

“布線”與“布線”的對(duì)比：AISC“布線”是確定單元與模塊間的鏈接的過(guò)程［1］，而PCB“布線”是參照原理圖進(jìn)行預(yù)布線，并根據(jù)DRC幾何設(shè)計(jì)規(guī)則修改布線的過(guò)程［2］。相比較而言，AISC“布線”會(huì)更加的系統(tǒng)化、規(guī)律化，因?yàn)锳ISC“布線”為小面積、高密度布線，所以為了高效合理地進(jìn)行模塊間和模塊內(nèi)的布線，正確的算法，有效的準(zhǔn)則顯得尤為重要，如全局布線中的最小路徑原則和詳細(xì)布線中的左邊算法等，而PCB“布線”屬于大面積，低密度布線，每條線路的傳載信息又十分重要，所以PCB“布線”考慮的更多的是如何避免層間串?dāng)_，電磁輻射等問(wèn)題，相應(yīng)的方法有正交走線，防止自環(huán)，控制走線長(zhǎng)度等。

“提取”與“去耦合”的對(duì)比：AISC“提取”是確定自身電氣特性，寄生電容和寄生電感的過(guò)程［1］，而 PCB“去耦合”是通過(guò)布局布線的控制盡可能減少互連電阻、寄生電容和寄生電感的過(guò)程［2］。相比較而言，兩者目的相同，但運(yùn)用的方法卻不一致，由于AISC采用的是小面積、高密度布線，所以寄生電容，寄生電感無(wú)法避免，為了消除其帶來(lái)的延時(shí)，所以采取的是提取寄生電容，寄生電感及自身電氣特性的各項(xiàng)參數(shù)帶入網(wǎng)絡(luò)表中進(jìn)行仿真的方法來(lái)檢測(cè)AISC功能的正確性，而PCB采用的是大面積、低密度布線，所以采用的是將電阻、互感和互容降到最低的方法進(jìn)行布局布線后再用仿真的方法來(lái)檢測(cè)PCB功能的正確性。

“布圖后仿真”和“后仿真”的對(duì)比：AISC“布圖后仿真”是加上互連線負(fù)載后檢查設(shè)計(jì)是否能正常工作的過(guò)程［6］，而 PCB“后仿真”是PCB完成后的板級(jí)仿真，對(duì)布線效果進(jìn)行檢驗(yàn)的過(guò)程［2］。相比較而言，兩者的目的相同，就是在交由廠商制作前最后一道設(shè)計(jì)流程，以保證設(shè)計(jì)的正確性，AISC“布圖后仿真”較注重關(guān)鍵路徑中的自影響，如邏輯單元的延遲， PCB“后仿真”較注重整體布線的的互影響，如布線間的串?dāng)_，電磁兼容等。

3　工藝流程的聯(lián)系與區(qū)別

3.1ASIC工藝流程定義

ASIC工藝流程是將設(shè)計(jì)產(chǎn)生的版圖通過(guò)在光刻機(jī)在晶圓刻繪線路及摻雜電子元件并最終進(jìn)行封裝形成集成電路的過(guò)程，而 PCB工藝流程的是將設(shè)計(jì)產(chǎn)生的版圖通過(guò)在絕緣基板上并進(jìn)行開(kāi)孔沉銅和圖形轉(zhuǎn)移電鍍并最終焊接電子部件形成印刷電路板的過(guò)程。兩者的工藝流程圖如圖3、圖4所示：

圖3　ASIC工藝流程圖

　　圖4 PCB工藝流程圖

3.2ASIC工藝流程與PCB工藝流程子項(xiàng)對(duì)比結(jié)論

“晶圓制備”和“開(kāi)料”的對(duì)比：AISC“晶圓制備”是將石英棒拉伸好的單晶硅硅棒棒進(jìn)行切片形成WAFER ，再將每片WAFER拋光成鏡面的過(guò)程。PCB“開(kāi)料”是將大板料按MI要求切板、鋦板、啤圓、角邊、磨邊和出板。相比較而言，AISC“晶圓制備”工藝相對(duì)較多且復(fù)雜，包括石英爐中的熱拉和金剛石刀的切片，而PCB“開(kāi)料”可靠滾剪開(kāi)料機(jī)剪裁成型即可。

“氧化”和“鉆孔沉銅”的對(duì)比：AISC“氧化”是將WAFER放在900℃至1100℃的氧化爐中，并通入純凈的氧氣，在WAFER表面形成氧化硅的過(guò)程，而 PCB“鉆孔沉銅”是在所開(kāi)符合要求尺寸的板料上，相應(yīng)的位置鉆出所求的孔徑并利用化學(xué)方法在絕緣孔壁上沉積上一層薄銅的過(guò)程。相比較而言，AISC“氧化”工藝相對(duì)復(fù)雜，AISC“氧化”工藝是高熱環(huán)境下單晶硅和純氧發(fā)生的氧化反應(yīng)，而“鉆孔沉銅”工藝是冷環(huán)境下基板的通孔中的鈉和銅離子發(fā)生的置換反應(yīng)。

“覆膠曝光”和“圖形轉(zhuǎn)移電鍍”的對(duì)比：AISC“覆膠曝光”是通過(guò)旋轉(zhuǎn)離心力，均勻地在WAFER表面覆上一層光刻膠，再通過(guò)光學(xué)掩模板和曝光技術(shù)在WAFER表面形成圖案的過(guò)程，而 PCB“圖形轉(zhuǎn)移電鍍”是將圖形轉(zhuǎn)移是生產(chǎn)菲林上的圖像轉(zhuǎn)移到板上，再在線路圖形裸露的銅皮上或孔壁上電鍍一層達(dá)到要求厚度的銅層與要求厚度的金鎳或錫層的過(guò)程。相比較而言，兩者工藝十分相似，不同的AISC“覆膠曝光”多了預(yù)烘和后烘兩道工序，其目的讓光刻膠由液體變?yōu)楣腆w；而PCB“圖形轉(zhuǎn)移電鍍”多了電鍍這道工藝，其目的是將裸露的走線部位和孔壁銅層鍍厚。

“刻蝕”和“刻蝕”的對(duì)比：AISC“蝕刻”是使用酸液或者堿液來(lái)移除相應(yīng)的氧化層的過(guò)程，而 PCB“蝕刻”是用強(qiáng)氧化鈉溶液退去抗電鍍覆蓋膜層使非線路銅層裸露出來(lái)并利用氨液將非線路部位的銅層腐蝕去的過(guò)程。相比較而言，ASIC“蝕刻”相對(duì)簡(jiǎn)單，ASIC“蝕刻”在保留顯影光刻膠的同時(shí)用酸液或堿液對(duì)二氧化硅直接進(jìn)行腐蝕，而PCB需先在裸露的銅線處電鍍上鉛錫抗蝕層后，然后用堿液進(jìn)行退膜，最后用氨性溶液對(duì)銅層進(jìn)行腐蝕。

“摻雜磨平”和“綠油字符”的對(duì)比：AISC“摻雜磨平”是對(duì)WAFER注入離子（磷、硼），然后進(jìn)行高溫?cái)U(kuò)散，形成各種集成器件，再將WAFER 表面磨平的過(guò)程，而PCB“綠油字符”是將綠油菲林的圖形轉(zhuǎn)移到板上，起到保護(hù)線路和阻止焊接零件時(shí)線路上錫的作用，再提供的一種便于辯認(rèn)的標(biāo)記到綠油上的過(guò)程。相比較而言，AISC“摻雜磨平”和PCB“綠油字符”沒(méi)有直接的對(duì)應(yīng)關(guān)系，但也存在類(lèi)似之處，AISC“摻雜”是在WAFER表面形成電子元件的過(guò)程，而PCB“字符”時(shí)在焊盤(pán)部位打上預(yù)焊電子部件的名稱(chēng)的過(guò)程，AISC“磨平”和PCB“字符”都是起到了平面表面處理的作用。

“切片”和“成型”的對(duì)比：AISC“切片”是把芯片從WAFER 上切割下來(lái)。形成一顆顆die的過(guò)程，而 PCB“成型”是將完成上述工序后將開(kāi)料板通過(guò)模具沖壓或數(shù)控鑼機(jī)鑼出客戶所需要的形狀的過(guò)程。相比較而言，AISC“切片”工藝相對(duì)單一，因?yàn)榫A切割機(jī)一般只能直線切割，且die尺寸較小，一般做集成用，所以對(duì)安裝無(wú)尺寸干涉及重量限制。而PCB形狀相對(duì)較多，這是因?yàn)镻CB的尺寸在不斷縮小，且電路板中的功能也越來(lái)越多，再加上時(shí)鐘速度的提高對(duì)布線的要求和作為子板安裝尺寸要求，所以PCB物理邊界通常不規(guī)則。

“測(cè)試”和“測(cè)試”的對(duì)比：AISC“測(cè)試”是對(duì)電氣特性以及可靠性進(jìn)行檢測(cè)以去除不合格的芯片的過(guò)程，而PCB“測(cè)試”是通過(guò)電子測(cè)試，檢測(cè)目視不易發(fā)現(xiàn)到的開(kāi)路，短路等功能性缺陷，再通過(guò)目檢板件外觀缺陷，并對(duì)輕微缺陷進(jìn)行修理的過(guò)程。相比較而言，AISC“測(cè)試”更注重自身功能性測(cè)試，項(xiàng)目較少，分為封裝前的WAFER測(cè)試和封裝后的DIE測(cè)試，而PCB“測(cè)試”在保證自身功能完備的情況下，還注重材料，環(huán)境方面的測(cè)試，其可分為打件前的功能測(cè)試，電氣特性測(cè)試，信賴(lài)性測(cè)試，機(jī)械性能測(cè)試和打件后的飛針測(cè)試。

“封裝”和“打包”的對(duì)比：AISC“封裝”是將芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳，并用陶瓷或樹(shù)脂做為封裝外殼對(duì)芯片進(jìn)行封裝的過(guò)程，而 PCB“打包”是用真空袋抽真空打包PCB板的過(guò)程。相比較而言，ASIC“封裝”的可靠性更高，因?yàn)锳SIC的die上都是裸露的電子元件，極易受到來(lái)自外界的化學(xué)侵蝕和物理傷害，但是出現(xiàn)問(wèn)題對(duì)用戶來(lái)說(shuō)基本是不可修調(diào)的，而PCB“打包”形式相對(duì)開(kāi)放，可靠性稍低，但是在修調(diào)方面可方便萬(wàn)用表、維修儀和電烙鐵的操作，使其具有二次利用的效果，而真空打包是可以起到對(duì)裸露的焊盤(pán)進(jìn)行防潮防氧化的效果。

4　總結(jié)與展望

從電路模塊的設(shè)計(jì)和工藝流程出發(fā)分析ASIC與PCB兩者之間的聯(lián)系與區(qū)別，可以得出以下結(jié)論：從目的定義來(lái)說(shuō)，ASIC設(shè)計(jì)和PCB設(shè)計(jì)都屬于實(shí)現(xiàn)某種功用的電路集成模塊。但ASIC設(shè)計(jì)的對(duì)象是微觀觀電路，微米級(jí)至納米級(jí)，集成的是電子元件，如電阻、電容、晶體管等；PCB指的是宏觀電路，毫米級(jí)以上，集成的是電子元件和電子部件。從總設(shè)計(jì)線來(lái)說(shuō)，ASIC設(shè)計(jì)與PCB設(shè)計(jì)都是一個(gè)電子功用品的階段性設(shè)計(jì)，但ASIC設(shè)計(jì)屬于電子元件的集成設(shè)計(jì)，屬于前段設(shè)計(jì)；PCB設(shè)計(jì)屬于電子部件的集成，屬于中段設(shè)計(jì)；產(chǎn)品的PCB集成裝配，并形成最后的終端產(chǎn)品，則屬于后段設(shè)計(jì)。從子設(shè)計(jì)線來(lái)說(shuō)，ASIC設(shè)計(jì)和PCB設(shè)計(jì)都含括前段設(shè)計(jì)流程和后段工藝流程，在前段設(shè)計(jì)流程中ASIC設(shè)計(jì)注重在上合理布線布局的基礎(chǔ)上包容延遲和干擾；PCB設(shè)計(jì)注重在最大限度減少延遲和干擾的基礎(chǔ)上合理布線布局。在后段工藝流程中ASIC工藝先完成電子元件摻雜形成，再完成die的成型；PCB工藝先完成整板的成型，再完成電子部件的焊接。從設(shè)計(jì)成品來(lái)說(shuō)，AISC和PCB都屬于帶硬質(zhì)外殼，外部有接線位置的電子產(chǎn)品，但ASIC產(chǎn)品屬于包裹式扁平包裝（即封裝），外部的接線位置稱(chēng)為引腳，屬于一對(duì)一接線方式，安裝固定方式依封裝類(lèi)型而定，如插孔式、貼片式、混合式等；PCB產(chǎn)品屬于便于擺放的機(jī)箱包裝（類(lèi)似主機(jī)），內(nèi)部有插裝PCB板的機(jī)械結(jié)構(gòu)，外部接線位置稱(chēng)為接口，屬于多對(duì)多的接線方式，安裝固定方式依安裝相對(duì)位置和接口對(duì)接方式而定，如直插式、膠合式、釘固式等。

通過(guò)ASIC與PCB之間設(shè)計(jì)與工藝的總對(duì)比結(jié)論，對(duì)兩者聯(lián)合制作提出以下幾點(diǎn)展望：ASIC在向著軟硬件協(xié)同設(shè)計(jì)、IP核復(fù)用技術(shù)基礎(chǔ)上的超深亞微米為技術(shù)支撐的SOC設(shè)計(jì)技術(shù)，而PCB向著高密度互連技術(shù)（HDI）的方向發(fā)展［7］，兩者發(fā)展可有望促進(jìn)生產(chǎn)出高密度，強(qiáng)功效的PCB單板和厘米級(jí)以下的電控機(jī)械系統(tǒng)。PCB埋嵌技術(shù)的發(fā)展［8］，PCB元件埋嵌技術(shù)即電子元件無(wú)封裝的內(nèi)埋已經(jīng)已可以實(shí)現(xiàn)，而組件內(nèi)埋技術(shù)也開(kāi)始逐漸成功，并投入慢慢投入生產(chǎn)，著ASIC和PCB的一體生產(chǎn)成為可能，這必將在PCB集成度和小型化上帶來(lái)變革。ASIC與PCB聯(lián)合設(shè)計(jì)制作，必將帶來(lái)新的融合式設(shè)計(jì)流程，新的融合式制作流程，這必將大大加快功能級(jí)電子產(chǎn)品的生產(chǎn)過(guò)程，并改變傳統(tǒng)的布線布局，測(cè)試方法和驗(yàn)證流程，這也必將加強(qiáng)加強(qiáng)ASIC設(shè)計(jì)加工和PCB設(shè)計(jì)加工的連貫性。ASIC與PCB聯(lián)合設(shè)計(jì)制作方式的出現(xiàn)也必將順勢(shì)帶動(dòng)ASIC與PCB新材料開(kāi)發(fā)、新的制造工藝和新的設(shè)備開(kāi)發(fā)。新材料方面有望發(fā)展帶硅的絕緣基板以及新型高Tg、熱膨脹系數(shù)小、介質(zhì)常數(shù)小，介質(zhì)損耗角正切的材料，工藝方面如聯(lián)合開(kāi)料、聯(lián)合光刻及電鍍、集體封裝等新工藝以及加成法和半加成法［9］等低成本工藝。設(shè)備方面有望發(fā)展ASIC和PCB集成加工數(shù)控加工設(shè)備以及生產(chǎn)精細(xì)導(dǎo)線、新高分辨率光致掩模和曝光裝置以及激光直接曝光裝置。

［1］Michael John Sebastian Smith.專(zhuān)用集成電路［M］.北京：電子工業(yè)出版社，2004，01.

［2］黃智偉.印制電路板（PCB）設(shè)計(jì)技術(shù)與實(shí)踐［M］.北京：電子工業(yè)出版社，2009，08.

［3］張瑜，祖靜，裴東興等.數(shù)字專(zhuān)用集成電路成測(cè)系統(tǒng)設(shè)計(jì)［J］.儀器儀表學(xué)報(bào)，2006，27（z2）：1519-1520.

［4］向軍.談PCB的設(shè)計(jì)流程［J］.商情：教育經(jīng)濟(jì)研究，2008（6）.

［5］王永清，王禮生.ASIC設(shè)計(jì)流程和方法［J］.中國(guó)集成電路，2005（12）：44-48.

［6］章旌紅，何劍春，陶東婭等.ASIC設(shè)計(jì)流程中的典型問(wèn)題研究［J］.浙江工業(yè)大學(xué)學(xué)報(bào)，2007，35（2）：127-131.

［7］陳永健.PCB技術(shù)的發(fā)展趨勢(shì)展望［J］.中國(guó)科技信息，2010（17）：92-93.

［8］范海霞.印制電路板埋嵌電容技術(shù)及應(yīng)用研究［D］.電子科技大學(xué)，2014.

［9］黃勇，吳會(huì)蘭，陳正清，等.半加成法工藝研究［J］.印制電路信息，2013（8）：9-13.

萬(wàn)子平（1990—），男，湖南衡陽(yáng)人，國(guó)防科學(xué)技術(shù)大學(xué)電子科學(xué)與工程學(xué)院研究生，助理工程師，研究方向：信息獲取、處理與電路實(shí)現(xiàn)技術(shù)研究。