韓雙林，翟江鵬，魏海濤

(中國電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

?

數(shù)字多波束發(fā)射終端的通道一致性研究

韓雙林，翟江鵬，魏海濤

(中國電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

數(shù)字多波束天線的波束指向精度與發(fā)射終端通道一致性有密切關(guān)系。針對通道一致性問題從硬件和軟件兩方面對發(fā)射終端進(jìn)行了設(shè)計(jì)。硬件方面主要是采用等長線的方法保證各個(gè)通道信號所經(jīng)過的鏈路時(shí)延一致。軟件方面設(shè)置相關(guān)參數(shù)使通道間時(shí)間同步和D/A同步，并通過標(biāo)校校準(zhǔn)每個(gè)通道的輸出信號。試驗(yàn)結(jié)果表明，以上措施有效地減小了通道間幅度、相位和時(shí)延差異，提高了通道一致性。該研究也為其他陣列天線系統(tǒng)設(shè)計(jì)提供了有益的參考。

陣列天線；數(shù)字多波束；通道一致性；同步

0　引言

數(shù)字多波束發(fā)射系統(tǒng)結(jié)合了陣列天線和數(shù)字信號處理技術(shù)。數(shù)字多波束系統(tǒng)的基帶信號產(chǎn)生和波束合成均在數(shù)字域?qū)崿F(xiàn)[1]，合成后的數(shù)字信號經(jīng)過D/A和上變頻變成模擬射頻信號，經(jīng)過天線陣元輻射，在空中形成相應(yīng)波束。

由于整個(gè)發(fā)射系統(tǒng)需要多個(gè)陣元協(xié)同工作，而不同陣元通道間的軟硬件不可能完全一致，從而造成通道間信號的幅度、相位和時(shí)延不一致，繼而影響合成波束的指向精度[2]。

本文從硬件和軟件兩方面對多波束發(fā)射終端進(jìn)行了重新設(shè)計(jì)。硬件方面，采用等長線設(shè)計(jì)將FPGA與D/A間走線以及D/A與上變頻間走線設(shè)計(jì)為等長，使得所有通道的基帶信號以及中頻信號線時(shí)延盡量保持一致。同時(shí)，時(shí)鐘芯片與多片D/A間走線等長確保了時(shí)鐘到達(dá)D/A的線延遲一致。軟件方面，設(shè)置時(shí)鐘芯片AD9522工作在零延遲模式使輸出時(shí)鐘與輸入時(shí)鐘相位嚴(yán)格對齊[3]。D/A芯片AD9148工作在數(shù)據(jù)速率模式，在輸入時(shí)鐘同步的情況下，設(shè)置相關(guān)參數(shù)使多片D/A輸出同步[4]。最后，將通道輸出信號反饋到接收端進(jìn)行幅度和相位標(biāo)校。測試結(jié)果表明，以上措施有效地提高了發(fā)射終端的通道一致性。

1　數(shù)字多波束發(fā)射系統(tǒng)總體設(shè)計(jì)方案

數(shù)字多波束發(fā)射系統(tǒng)主要由上位機(jī)、發(fā)射終端、功放、陣列天線和小環(huán)終端組成，如圖1所示。上位機(jī)下發(fā)工作參數(shù)至多個(gè)發(fā)射終端，發(fā)射終端根據(jù)下發(fā)參數(shù)產(chǎn)生1個(gè)或多個(gè)波束基帶信號，并進(jìn)行加權(quán)合成，合成后的波束基帶信號通過DA變換、上變頻被調(diào)制到射頻載波，射頻載波經(jīng)過功放放大后傳輸?shù)疥嚵刑炀€。信號到達(dá)陣列天線后被分為2路：主路信號經(jīng)過陣列天線輻射在空間形成相應(yīng)波束；輔路信號經(jīng)多選一開關(guān)反饋至小環(huán)終端用于通道一致性校準(zhǔn)。

圖1　數(shù)字多波束發(fā)射系統(tǒng)結(jié)構(gòu)

2　數(shù)字多波束發(fā)射終端

數(shù)字多波束發(fā)射終端結(jié)構(gòu)框圖如圖2所示。發(fā)射終端采用DSP+FPGA+DA架構(gòu)，DSP主要用作信息交換，把上位機(jī)通過網(wǎng)口下發(fā)的數(shù)據(jù)寫入FPGA，同時(shí)將本地工作狀態(tài)上報(bào)給上位機(jī)。FPGA根據(jù)DSP寫入的工作參數(shù)產(chǎn)生相應(yīng)波束基帶信號，并進(jìn)行波束加權(quán)合成，合成后的波束基帶信號送入D/A芯片，AD9148將數(shù)字基帶信號進(jìn)行數(shù)模轉(zhuǎn)換后調(diào)制到中頻載波，最后經(jīng)過上變頻器變成射頻信號發(fā)送出去。時(shí)鐘分配芯片AD9522負(fù)責(zé)將輸入的1路時(shí)鐘分成多路時(shí)鐘，供FPGA及AD9148模塊使用。

圖2　數(shù)字多波束發(fā)射終端硬件結(jié)構(gòu)

3　通道一致性研究

通道一致性主要由時(shí)鐘同步、D/A同步和幅相同步這3個(gè)方面保證。基帶信號的產(chǎn)生、數(shù)模轉(zhuǎn)換以及上變頻均和時(shí)鐘相關(guān)，時(shí)鐘不同步將直接導(dǎo)致通道間時(shí)延和載波相位不一致[5]。D/A同步指多片AD9148彼此同步，保證輸出的中頻載波信號相位一致。幅相同步是測量輸出射頻信號的幅度和相位，并根據(jù)結(jié)果對其校正使得最終輸出信號幅相一致[6]。

如圖2所示，每個(gè)發(fā)射終端產(chǎn)生8路通道信號經(jīng)功放傳輸?shù)綄?yīng)的8個(gè)天線陣元，為了保證8路通道信號的一致性，從硬件和軟件2個(gè)方面同時(shí)考慮。

3.1硬件

信號在傳輸線上傳輸時(shí)會產(chǎn)生時(shí)延。如果某一信號的傳輸距離較長，其時(shí)延也會較大，2個(gè)信號傳輸距離不同，它們之間就存在相對時(shí)延，這相當(dāng)于其中一個(gè)信號發(fā)生了相移[7]。因此，通常需要對傳輸線進(jìn)行等長處理。對于發(fā)射終端，硬件上要使每路通道信號所經(jīng)過的電路傳輸距離盡量保持一致。主要包括以下幾個(gè)方面：

① FPGA與4片AD9148間的PCB走線等長，保證8路基帶信號從FPGA到AD9148所走過的路徑基本相等；

② 時(shí)鐘分配芯片AD9522輸出至4個(gè)AD9148的參考時(shí)鐘CLK2～CLK5彼此等長，保證時(shí)鐘到達(dá)AD9148時(shí)相位一致，為多片AD9148同步做準(zhǔn)備；

③ AD9148與上變頻器間信號線等長，使輸出的中頻信號到達(dá)上變頻器時(shí)相位一致。

3.2軟件

3.2.1時(shí)鐘同步

發(fā)射終端的工作時(shí)鐘均由AD9522產(chǎn)生。外部時(shí)鐘首先進(jìn)入AD9522，在其內(nèi)部經(jīng)過倍頻分頻分路，最終由通道分路器輸出時(shí)鐘提供給終端其他模塊使用。為了保證輸出時(shí)鐘與輸入時(shí)鐘相位嚴(yán)格對齊，使能AD9522的零延遲模式。零延遲模式通過將通道分路器0的時(shí)鐘反饋至PLL，PLL自動(dòng)同步輸入的參考時(shí)鐘相位和通道分路器0的輸出時(shí)鐘相位。因?yàn)锳D9522的其他通道分路器輸出與分路器0的輸出同步[8]，所以AD9522所有的輸出均與輸入?yún)⒖紩r(shí)鐘同步。

3.2.2D/A同步

FPGA輸出的數(shù)字基帶信號進(jìn)入AD9148后經(jīng)過預(yù)調(diào)制、插值和濾波，正交調(diào)制到中頻載波，最后通過DAC轉(zhuǎn)換成模擬中頻信號。每個(gè)AD9148可以同時(shí)產(chǎn)生2路中頻通道信號，4個(gè)AD9148共產(chǎn)生8路中頻通道信號，為了保證8路中頻信號相位關(guān)系穩(wěn)定，4個(gè)AD9148需要同步工作。

AD9148支持?jǐn)?shù)據(jù)速率同步和FIFO速率同步這2種同步模式，當(dāng)使用芯片自帶的時(shí)鐘倍頻器時(shí)，AD9148只能工作在數(shù)據(jù)速率同步模式[9]。數(shù)據(jù)速率同步模式下，默認(rèn)AD9148的參考時(shí)鐘輸入作為同步信號。參考時(shí)鐘到達(dá)多片AD9148的相位差應(yīng)盡量小，細(xì)微的相位差直接導(dǎo)致輸出的中頻信號時(shí)序不一致[10]。發(fā)射終端的4個(gè)AD9148參考時(shí)鐘均來自AD9522，其零延遲模式保證了AD9522輸出的4個(gè)時(shí)鐘彼此相位一致。等長的PCB走線將最大程度的減小到達(dá)AD9148的參考時(shí)鐘相位差。

AD9148輸入信號FRMAE及DCI均由FPGA提供，F(xiàn)rame信號用來復(fù)位DA內(nèi)部FIFO的寫指針，DCI是AD9148內(nèi)部DAC的采樣時(shí)鐘。FPGA內(nèi)部由同一個(gè)時(shí)鐘源驅(qū)動(dòng)4個(gè)DCI信號，保證了4個(gè)DCI信號的同步。

在滿足上述條件下，執(zhí)行如下同步步驟：配置數(shù)據(jù)速率模式，設(shè)置寄存器0x10值為0xC0；讀取同步狀態(tài)寄存器0x12，bit6為高電平表示芯片已經(jīng)同步鎖定；給予FRAME一個(gè)高脈沖以復(fù)位FIFO，可以保證寫入FIFO的數(shù)據(jù)正確。完成此步驟后，所有AD9148均已同步。

3.2.3幅相同步

實(shí)際系統(tǒng)中受器件參數(shù)差異和工藝水平的制約，不能保證所有通道鏈路在硬件上完全一致，由此產(chǎn)生的通道不一致性可以通過標(biāo)校手段加以校正[11-12]。

S(t)=R(t)cosθ(t)cosωct-R(t)sinθ(t)sinωct=

I(t)cosωct+Q(t)sinωct。

式中，I(t)=R(t)cosθ(t)，Q(t)=-R(t)sinθ(t)，分別為I和Q分量。換算得到：

由以上公式可知，通過調(diào)整I和Q的權(quán)值可以達(dá)到調(diào)整PSK調(diào)制信號的相位θ(t)和幅度R(t)的目的。

系統(tǒng)正式工作前會依次對所有通道進(jìn)行標(biāo)校，具體標(biāo)校流程如圖3所示。首先設(shè)置通道的工作參數(shù)，包括初始權(quán)值等，使通道n輸出射頻調(diào)制信號。小環(huán)終端收到通道n的反饋信號后測量其幅度和相位，并將測量結(jié)果上報(bào)給上位機(jī)，上位機(jī)比對上報(bào)的測量值和本地預(yù)存的基準(zhǔn)值，若比對一致則進(jìn)行下一個(gè)通道的標(biāo)校，否則根據(jù)比對結(jié)果對權(quán)值進(jìn)行修正，直至測量值和基準(zhǔn)值比對一致，再進(jìn)行下一個(gè)通道的標(biāo)校。重復(fù)此過程完成所有通道的標(biāo)校。標(biāo)校過程中上位機(jī)會存儲所有通道的標(biāo)校參數(shù)，在系統(tǒng)正常工作時(shí)，上位機(jī)會在標(biāo)校參數(shù)的基礎(chǔ)上計(jì)算新權(quán)值，保證了所有通道幅相一致。

圖3　標(biāo)校流程

4　測試結(jié)果分析

分別對標(biāo)校前和標(biāo)校后的數(shù)字多波束發(fā)射終端8個(gè)通道的時(shí)延、幅度和相位進(jìn)行測量。結(jié)果如表1所示。

表1　發(fā)射終端標(biāo)校前后數(shù)據(jù)對比

由表1可知，數(shù)字多波束發(fā)射終端通道時(shí)延波動(dòng)范圍由標(biāo)校前的1.7ns減小到標(biāo)校后的0.1ns，幅度波動(dòng)范圍由標(biāo)校前的1.1dBm減小到標(biāo)校后的0.4dBm，相位波動(dòng)范圍由標(biāo)校前的6.2°減小到標(biāo)校后的0.2°。測試結(jié)果表明，以上措施有效地提高了發(fā)射終端的通道一致性。

5　結(jié)束語

中對于通道一致性問題多是從軟件方面進(jìn)行校正，而本文從硬件和軟件兩方面同時(shí)考慮，在發(fā)射終端硬件設(shè)計(jì)之初就充分考慮了多個(gè)通道間的一致性問題。因此，在軟件標(biāo)校過程中會更快地實(shí)現(xiàn)標(biāo)校目標(biāo)，節(jié)約標(biāo)校時(shí)間，加快系統(tǒng)重啟進(jìn)度。目前，該設(shè)計(jì)已應(yīng)用在多波束發(fā)射系統(tǒng)中并取得良好效果。本文也為其他陣列天線的發(fā)射終端設(shè)計(jì)提供一種有益的參考。

參考文獻(xiàn)

[1]江天洲.相控陣?yán)走_(dá)發(fā)射數(shù)字波束形成的設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2014.

[2]見偉，張玉，韓名權(quán).陣列天線通道誤差對波束性能的影響分析[J].無線電工程，2014，44(11)：45-48.

[3]Analog Devices.AD9522 Datasheet [S],2008.

[4]Analog Devices.AD9148 Datasheet [S],2010.

[5]賈向東，李凡，鄭建光.智能天線基帶幅度加權(quán)波束賦形及其CDMA應(yīng)用性能分析[J].電波科學(xué)學(xué)報(bào)，2010，25(3)：505-512.

[6]耿新濤.相控陣發(fā)射系統(tǒng)中幅相校準(zhǔn)方法研究[J].無線電通信技術(shù)，2008，34(1)：59-61.

[7]楊章平.高速PCB設(shè)計(jì)中的差分等長處理及仿真驗(yàn)證[J].通信技術(shù)，2015，48(5)：626-630.

[8]賈振安，楊曉晶.淺析AD9522時(shí)鐘分頻電路原理[J].電子世界，2013(14)：21-22.

[9]Analog Devices.AD9148 Quick Start Guide[S]，2010.

[10]翟健.基于DDS的發(fā)射數(shù)字波束形成技術(shù)研究[D].南京：南京理工大學(xué)，2012.

[11]尹繼凱，蔚保國，徐文娟.數(shù)字多波束天線的校準(zhǔn)測試方法[J].無線電工程，2012，42(2)：42-45.

[12]張曉,薛鋒章.智能天線內(nèi)置一體化合路校準(zhǔn)網(wǎng)絡(luò)[J].移動(dòng)通信,2014,38(2):76-79.

[13]朱麗，龔文斌，楊根慶.多波束天線通道幅相一致性校正及實(shí)現(xiàn)[J].微計(jì)算機(jī)信息，2007(20)：158-160.

韓雙林男，(1985—)，碩士，工程師。主要研究方向：衛(wèi)星導(dǎo)航。

魏海濤男，(1979—)，碩士，高級工程師。主要研究方向：衛(wèi)星導(dǎo)航。

Study on Channel Consistency of Digital Multi-beam Transmitting Terminal

HAN Shuang-lin,ZHAI Jiang-peng,WEI Hai-tao

(The54thResearchInstituteofCETC,ShijiazhuangHebei050081,China)

The pointing accuracy of digital multi-beam antennas is closely related to the consistency of transmitting channels.To solve the problem of channels consistency,the design is made from two aspects includinghardware and software.In thehardware aspect,the method of equal-length circuit is used to ensure that the path that signal on every channel passes through is identical in time delay.In the software aspect,correlative parameters are set to synchronize time and D/A among channels,and the output signal of every channel is aligned by calibration.Experiment results show the measures above reduce the difference in amplitude,phase and time delay among channels,and improve the channel consistency.The study is a useful reference for other array antennas system.

array antennas;digital multi-beam;channel consistency;synchronization

10.3969/j.issn.1003-3106.2016.09.19

2016-05-27

國際合作課題基金資助項(xiàng)目(2013DFA10540)；河北省“三三三人才”培養(yǎng)基金資助項(xiàng)目(A201400116)。

TP391

A

1003-3106(2016)09-0073-03

引用格式：韓雙林,翟江鵬,魏海濤.數(shù)字多波束發(fā)射終端的通道一致性研究[J].無線電工程,2016,46(9):73-75，79.