王麗君，李　萌

(1.南華大學(xué)電氣工程學(xué)院，湖南 衡陽 421001；2.南華大學(xué)計算機(jī)科學(xué)與技術(shù)學(xué)院，湖南 衡陽 421001)

?

簡單任意波形發(fā)生器設(shè)計

王麗君1，李萌2

(1.南華大學(xué)電氣工程學(xué)院，湖南 衡陽 421001；2.南華大學(xué)計算機(jī)科學(xué)與技術(shù)學(xué)院，湖南 衡陽 421001)

介紹了一種基于FPGA(在系統(tǒng)可編程門陣列)的簡單任意波形發(fā)生器設(shè)計方法，可實(shí)現(xiàn)對上位機(jī)仿真軟件生成的任意波形數(shù)據(jù)的完整輸出。輸出波形的頻率、相位和幅度均可任意調(diào)節(jié)。該設(shè)計操作簡易，調(diào)節(jié)方便，輸出波形較為理想，是一種易于實(shí)現(xiàn)、實(shí)用性強(qiáng)、成本低廉的信號生成方法。

FPGA；任意波形；頻率；相位

信號發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號的設(shè)備。一般可分為函數(shù)信號發(fā)生器和任意波形發(fā)生器，在生產(chǎn)實(shí)踐、電路實(shí)驗、設(shè)備檢測中起著不可或缺的作用。傳統(tǒng)的信號發(fā)生器一般體積較大，價格昂貴，生產(chǎn)過程復(fù)雜，最重要的是不具備用戶自定義和編程功能。本設(shè)計方案中，只要借助現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)，利用合適的軟件平臺，就可以隨心所欲地根據(jù)自己的需要，設(shè)計出用戶自定義的信號發(fā)生器。輸出波形可任意更改，重復(fù)開發(fā)，具有一定的經(jīng)濟(jì)價值。

1　系統(tǒng)整體設(shè)計

本文以簡易正弦信號發(fā)生器為例，介紹任意波形發(fā)生器的實(shí)現(xiàn)方式。簡易正弦信號發(fā)生器主要由三部分構(gòu)成：數(shù)據(jù)計數(shù)器或地址發(fā)生器、數(shù)據(jù)ROM和D/A[1]。圖1是此信號發(fā)生器結(jié)構(gòu)圖。原理圖頂層設(shè)計包含前兩部分，在FPGA中實(shí)現(xiàn)，軟件平臺采用Quartus II 9.0。波形輸出部分由外部的

D/A轉(zhuǎn)換模塊和放大模塊構(gòu)成。

圖1　簡易正弦信號發(fā)生器結(jié)構(gòu)圖

FPGA內(nèi)部的原理圖頂層設(shè)計如圖2所示。QA[7..0]和QB[7..0]分別為標(biāo)準(zhǔn)正弦波和移相正弦波的波形數(shù)據(jù)輸出。

圖2　系統(tǒng)設(shè)計原理圖

1.1頻率可調(diào)地址發(fā)生器

首先生成六位二進(jìn)制計數(shù)器的VHDL程序。

程序如下：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY CNT6 IS

PORT (CLK,RST,EN: IN STD_LOGIC;

ADRR : OUT STD_LOGIC_VECTOR(5 DOWNTO 0) );

END CNT6;

ARCHITECTURE behav OF CNT6 IS

BEGIN

PROCESS(CLK, RST, EN)

VARIABLE CQI:

STD_LOGIC_VECTOR(5 DOWNTO 0);

BEGIN

IF RST = ′1′ THEN

CQI := (OTHERS =>′0′) ;

—計數(shù)器異步復(fù)位

ELSIF CLK′EVENT AND CLK=′1′ THEN

—檢測時鐘上升沿

IF EN = ′1′ THEN

—檢測是否允許計數(shù)(同步使能)

CQI := CQI + 1;

—允許計數(shù)

END IF;

END IF;

ADRR<=CQI;

END PROCESS;

END behav;

將上面的程序轉(zhuǎn)換成原理圖，就是圖2中的CNT6計數(shù)器模塊，其輸出DARR[5..0]作為存放正弦波數(shù)據(jù)的ROM的地址[2]。鎖相環(huán)PLL20可以使輸出的時鐘保持穩(wěn)定，輸入時鐘CLK通過鎖相環(huán)PLL20后，作為16位計數(shù)器CNT16的計數(shù)時鐘，取出CNT16輸出的其中一位作為地址發(fā)生器CNT6的計數(shù)輸入時鐘f0(圖2中選取了DOUT[8])，這樣選取的位數(shù)不一樣，地址發(fā)生器的計數(shù)時鐘頻率就不一樣。

假設(shè)地址發(fā)生器的地址線為6位，則ROM中可存儲64個正弦波數(shù)據(jù)。正弦波數(shù)據(jù)可由上位機(jī)波形發(fā)生器產(chǎn)生。地址發(fā)生器每計64個數(shù)，可以輸出一個完整的正弦波。這樣，D/A波形輸出的頻率f與地址發(fā)生器的計數(shù)時鐘頻率f0之間的關(guān)系為：f=f0/64。由此可知，通過取用CNT16不同的位輸出作為地址發(fā)生器的計數(shù)時鐘，可以實(shí)現(xiàn)D/A輸出波形的頻率調(diào)節(jié)。

1.2實(shí)現(xiàn)移相

ROM6模塊中存放著正弦波的數(shù)據(jù)點(diǎn)(以64個為例)，在64個計數(shù)時鐘周期后，輸出可構(gòu)成一個完整的正弦波數(shù)據(jù)點(diǎn)，標(biāo)準(zhǔn)正弦數(shù)據(jù)點(diǎn)輸出以QA[7..0]表示。加法器模塊ADDER6B和寄存器模塊REG6B共同構(gòu)成相位調(diào)制器[3]，PHASE[5..0]為相位控制字，控制相移的大小，由外部輸入。QB[7..0]為移相正弦波數(shù)據(jù)點(diǎn)輸出[4]。

1.3配置編程

將頂層原理圖部分生成配置文件配置到配置芯片中，每次上電時，配置文件會自動載入到FPGA中，脫離上位機(jī)獨(dú)立運(yùn)行[5]，這樣利用一片F(xiàn)PGA芯片和一片配置芯片，就可完成兩路正弦波數(shù)據(jù)點(diǎn)輸出部分的設(shè)計，使得波形發(fā)生器的體積大為減小。

1.4幅度可調(diào)數(shù)模轉(zhuǎn)換D/A

數(shù)模轉(zhuǎn)換在FPGA的外部實(shí)現(xiàn)。主要由DAC0832和運(yùn)放μA741構(gòu)成[6]，如圖3所示。若要實(shí)現(xiàn)移相，需要兩路相同的D/A模塊。DAC0832的8位數(shù)字輸入跟ROM6的輸出QA[7..0]和QB[7..0]相連，QA為標(biāo)準(zhǔn)正弦波形模擬輸出，QB為移相正弦波形模擬輸出。通過調(diào)節(jié)電位器的大小，可以改變輸出正弦波的幅度。

圖3　數(shù)模轉(zhuǎn)換D/A模塊

移相正弦信號發(fā)生器兩路模擬信號輸出如圖4所示。

圖4　移相正弦信號發(fā)生器兩路輸出波形

2　任意波形發(fā)生器

以上介紹的是正弦波發(fā)生器，其數(shù)據(jù)ROM中存放的是正弦波的數(shù)據(jù)點(diǎn)。利用波形生成軟件，可以生成方波、三角波的數(shù)據(jù)點(diǎn)，也可自定義生成任意波形的數(shù)據(jù)點(diǎn)，存入到數(shù)據(jù)存儲ROM中，即可成為任意波形發(fā)生器，方便快捷，無需改變硬件結(jié)構(gòu)。

3　結(jié)論

本方案利用FPGA芯片，借助EDA軟件平臺完成任意波形發(fā)生器的大部分設(shè)計，通過軟件編程，對芯片的硬件結(jié)構(gòu)進(jìn)行重構(gòu)，即利用軟件來實(shí)現(xiàn)硬件功能，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。

[1]戶永清.基于DDS的簡易正弦信號發(fā)生器設(shè)計[J].四川文理學(xué)院學(xué)報(自然科學(xué))，2009，19(5)：37-39.

[2]曹鄭蛟.基于FPGA的DDS信號發(fā)生器設(shè)計[J].計算機(jī)測量與控制，2011，19(12)：3175-3177.

[3]余勇，鄭小林.基于FPGA的DDS正弦信號發(fā)生器的設(shè)計與實(shí)現(xiàn)[J].電子器件，2005,28(3)：596-599.

[4]肖炎根.基于DDS的數(shù)字移相正弦信號發(fā)生器的設(shè)計[J].設(shè)計參考，2009,11(12)：53-55.

[5]楊金孝.基于串口通信的FPGA配置控制方法及實(shí)現(xiàn)[J].計算機(jī)測量與控制，2011,19(4)：848-850.

[6]魯杰爽.采用DAC0832的數(shù)模轉(zhuǎn)換設(shè)計與調(diào)試[J].PLC·變頻器·計算機(jī)，2012(1)：41-43.

Simple Design of Arbitrary Waveform Generator

Wang Lijun1, Li Meng2

(1.SchoolofElectricEngineering,UniversityofSouthChina,Hengyang,Hunan421001,China；2.SchoolofComputerScienceandTechnology,UniversityofSouthChina,Hengyang,Hunan421001,China)

The article introduces a simple design of arbitrary waveform generator based on Field-Programmable Gate Array. It can outputs arbitrary waveform data generated by upper computer. The frequency, phase position and amplitude of output waveform can be adjusted arbitrarily. The design is easy to be used and adjusted, and its output waveform is comparatively ideal. It’s a simple, practical and low-cost method to produce signal.

FPGA; arbitrary waveform; frequency; phase position

2016-05-11

王麗君(1979- )，女，講師，碩士，主要研究方向：電子信息。

1674- 4578(2016)04- 0042- 03

TP 2；TM935.2

A