唐偉童，汪鵬君，王 謙

（寧波大學電路與系統研究所，浙江寧波 315211）

一種CNFET的多位三值比較器設計

唐偉童，汪鵬君，王 謙

（寧波大學電路與系統研究所，浙江寧波 315211）

針對三值比較器速度慢和功耗高的問題.在研究多值邏輯電路工作原理和比較器電路結構的基礎上，提出一種碳納米場效應晶體管的新型多位三值比較器.該電路首先將三值譯碼信號輸入到比較器中，然后對比較結果進行編碼轉換，最后將各個模塊組合為多位三值比較器.實驗結果證明其具有正確的邏輯功能，較快的速度和低功耗特性.

多值邏輯；碳納米場效應晶體管；低功耗；比較器；編譯碼

二值比較器是實現許多電路功能的關鍵單元:在數字信號處理系統中，它是微處理器編解碼運算和數據處理的基本運算器件；在4G移動通信系統中，它是提高系統效率和速度的關鍵器件；在電子應用領域，它是集成電路在非線性狀態(tài)下的主要器件；在多輸入多輸出的解碼運算中，它是進行迭代比較運算的核心器件［1］.

傳統的數字系統以二值邏輯為基礎，所攜帶的信息量少，僅（0，1），而多值邏輯以多值信息量表示，如三值邏輯用（0，1，2）表示3個信息，增強了單線攜帶信息的能力［2］.三值邏輯系統與二值邏輯系統相比有著顯著的優(yōu)點，在相同信道的傳輸過程中，三值邏輯系統能傳輸更大的信息量；此外，減少了芯片的面積和互連線的復雜程度，是實現低功耗電路的有效方法［3-4］.

以往集成電路的發(fā)展遵循著摩爾定律，但隨著芯片設計進入深亞微米階段，金屬氧化物半導體（Metal Oxide Semiconductor，MOS）管工藝開始逼近其物理極限，集成電路設計領域面臨著許多新的挑戰(zhàn):比如短溝道效應、光刻技術、高的泄漏電流和薄氧化層隧穿效應等［5］.因此，發(fā)展新型電子器件及其低功耗電路已成為目前研究領域的熱點，如使用互連線優(yōu)化電路、單電子晶體管，雙門浮柵晶體管和碳納米場效應晶體管（Carbon Nanotube Field Effect Transistor，CNFET）等［6-7］.其中CNFET是一種新型的低功耗高性能器件，它具有良好的電學和化學特性.將CNFET應用到低功耗集成電路芯片中，不僅能增強器件的性能，而且還豐富了微小面積芯片的有效功能，目前利用CNFET設計的低功耗邏輯電路也大量涌現［8-9］.筆者首先利用編碼器將三值信號轉換為易于處理的比較輸入信號；其次，在數字電路理論的指導下，通過卡諾圖化簡得出兩位三值比較器的邏輯最簡式，設計出兩位三值比較器單元電路；再次對比較器單元產生的輸出信號進行解碼操作；最后，利用所設計的單元電路組建多位三值比較器，并實驗驗證、分析.

表1　編碼方式

圖1　GE信號的卡諾圖

圖2　GE信號的電路圖

1 兩位三值比較器設計

傳統的串行三值比較器結合了三值文字運算電路和三值與或非門等邏輯單元，其電路結構復雜、功耗大.為降低電路功耗，文中設計的三值數碼比較器通過編碼轉換將三值信號轉換為易于處理的二值信號進行比較.

1.1三值譯碼

譯碼器將三值信號轉換為比較器的二值輸入信號，采用2T-3B編碼的效率較高，達到88.9%，如表1所示，其中T2，T1表示兩位三值信號，A，B，C表示三位二值信號，T2T1=11為冗余碼.由表1編碼方式可得到

通過以上編碼方法將兩位三值信號轉換為所需信號，最后對該信號作比較設計出相應的電路.

1.2兩位三值比較器

圖1為6變量的卡諾圖，關于6變量的卡諾圖化簡參照文獻［10］的方法，得到最簡式，即

依據式（4）可得到GE信號的電路圖，如圖2，該電路圖中看到，6變量的輸入信號經過P-CNFETs和N-CNFETs得到輸出信號GE；同理小于等于信號LE的表達式與式（4）類似，其表達式為

其中，輸出信號LE同樣可以經過輸入信號A，B，C，D，E，F轉換后得到.其電路圖與圖2類似.GE和LE信號也可以用來產生大于信號G，等于信號E，小于信號L，其表達式為

其中，GE信號可以產生L信號，LE信號同樣可以產生G信號，兩種信號可以利用其中一種信號產生；另外將GE和LE信號相與可得到等于信號E，由此可設計出轉換器的電路結構圖.

2 n位三值比較器設計

兩位三值比較器可以擴展為n位三值比較器［11］，其表達式為

其中，i，j為整數，j＞i；G［j:i］、E［j:i］和L［j:i］分別表示第i位到第j位的大于、等于和小于信號；Gi和Gj分別表示第i和j位的大于信號；Ei和Ej分別表示第i和j位的等于信號；Li和Lj分別表示第i和j位的小于信號.根據式（9）～式（11），結合相應的或與操作可以得出多位比較器的大于、等于和小于信號G［n:1］、E［n:1］和L［n:1］，電路結構如圖3，三值比較信號（輸入信號）Tn，Tn-1，…，T1，Mn，Mn-1，…，M1通過模塊1，…，模塊n完成相應的譯碼、比較、轉換、編碼等操作，得到最終的輸出信號Cn，…，C1及G［n:1］，E［n:1］，L［n:1］.其中模塊1，輸入的4位三值信號T2，T1，M2，M1通過PTI和NTI門電路產生8位數字信號，然后通過兩個譯碼器將輸入的信號轉換為比較單元所需的6位二值信號，這6位信號輸入到比較器單元中，將產生兩位輸出信號GE、LE，最后該輸出信號通過編碼器得到最終的輸出信號C1；如果需要進行更高位比較，產生的GE、LE信號通過轉換器產生G，E，L這3路信號，該信號在高位比較單元中進行相應的運算操作，最后得到G［n:1］，E［n:1］，L［n:1］這3路信號.

3 實驗驗證與分析

電路的設計參數使用標準模型下的CNFET，其手性矢量（n，m）的值為（19，0）；電源電壓VDD=0.9 V；閾值電壓Vth=0.29 V；CNFET的通道長度Lch=32 nm；碳納米管固有通道內的自由路徑Lgeff=100 nm；擴散到源區(qū)和漏區(qū)的碳納米管長度Lss=32 nm，Ldd=32 nm；隧道區(qū)域和襯底間的耦合電容Csub=20 pF/m.利用HSPICE對所設計的電路進行邏輯功能和能耗的模擬.

圖3　n位比較器

圖4 GE信號版圖

圖5為兩位三值比較器的模擬波形，其中T2，T1，M2，M1為輸入信號，GE，LE為輸出信號，當T2T1= M2M1時，GE=LE=2；當T2T1＞M2M1時，GE=2，LE=0；當T2T1＜M2M1時，GE=0，LE=2；從模擬波形中可以看出，所設計的比較器電路具有正確的邏輯功能.

表2　比較器的功率延時乘積

表2給出了兩位三值比較器的功率延時乘積，基于CNFET的兩位新型比較器速度分別比利用文獻［8-9］設計的電路快44%，83.5%；其功率延時乘積分別比文獻［8-9］節(jié)省47.9%，77.1%，主要是由于基于CNFET的兩位新型三值比較器將輸入的三值信號進行了譯碼轉換，并對轉換后的信號表達式進行相應的邏輯簡化，因此該比較器具有較高的速度.

圖5　比較器的模擬波形圖

圖6　比較器的能耗

對基于CNFET型的兩位三值比較器進行能耗模擬，能耗圖如圖6所示，在固定頻率12.5 MHz的情況下，將比較器連接不同輸出負載電容的能耗進行比較，基于CNFET型的新型比較器能耗較低，主要由于該比較器采用了不同于傳統比較器的串行進位結構，能有效避免輸出負載對其內部電路的干擾，因此，所設計的新型多位比較器具有低功耗特性.

4 結束語

基于CNFET型的多位三值比較器以編譯碼器為基礎，該譯碼器將三值信號轉化為易于處理的二值信號，然后通過比較器單元和編碼器對其進行比較和編碼操作.此種設計方法簡化了三值邏輯的比較運算，具有邏輯功能簡單，芯片面積占用少，多位比較速度快，以及明顯的低功耗特性，對進一步設計高速低功耗的集成電路有著重要意義.

［1］CHUANG P，LI D，SACHDEV M.A Low-power High-performance Single-cycle Tree-based 64-bit Binary Comparator［J］. IEEE Transactions on Circuits and Systems II:Express Briefs，2012，59（2）:108-112.

［2］KESHAVARZIAN P.Novel and General Carbon Nanotube FET-based Circuit Designs to Implement all of the 39Ternary Functions without Mathematical Operations［J］.Microelectronics Journal，2013，44（9）:794-801.

［3］ZENG X，WANG P.Design of Low Power Ternary Magnitude Comparator Based on Multi-valued Switch-signal Theory［C］// Proceedings of the Asia-Pacific Information Processing Conference.Piscataway:IEEE，2009:258-261.

［4］梅鳳娜.三值鐘控絕熱時序電路研究［D］.寧波:寧波大學，2012.

［5］魏齊良.基于單電子晶體管結構電路設計和三值電路設計［D］.杭州:浙江大學，2013.

［6］GOWRISANKAR P A，UDHAYAKUMAR K.A Novel Carbon Nanotube Field Effect Transistor Based Arithmetic Computing Circuit for Low-power Analog Signal Processing Application［C］//Proceedings of the 7th International Conference Interdisciplinarity in Engineering.Romania:Procedia Technology，2014:154-162.

［7］張巖，楊銀堂.一種新型分布式互連線功耗優(yōu)化模型［J］.西安電子科技大學學報，2014，41（4）:36-40. ZHANG Yan，YANG Yintang.Novel Distributed Optimal Interconnection Power Model［J］.Journal of Xidian University，2014，41（4）:36-40.

［8］LIN S，KIM Y B，LOMBARDI F.CNTFET-based Design of Ternary Logic Gates and Arithmetic Circuits［J］.IEEE Transactions on Nanotechnology，2011，10（2）:217-225.

［9］NAN H Q，CHOI K.Novel Ternary Logic Design Based on CNFET［C］//Proceedings of the 2010 International SoC Design Conference.Piscataway:IEEE Computer Society，2010:115-118.

［10］許寶卉，柴春吉.五變量和六變量卡諾圖的化簡法［J］.河東學刊，1999，17（6）:31-32. XU Baohui，CHAI Chunji.Simplifying Method of Five Variables and Six Variables of Kano Graphs［J］.Journal of Yuncheng Advance Training College，1999，17（6）:31-32.

［11］VUDADHA C，PHANEENDRA P S，MAKKENA G，et al.Design of CNFET Based Ternary Comparator Using Grouping Logic［C］//2012 IEEE Faible Tension Faible Consommation.Piscataway:IEEE Computer Society，2012:6231748.

［12］LIN S，KIM Y B，LOMBARDI F.Design of a Ternary Memory Cell Using CNTFETs［J］.IEEE Transactions on Nanotechnology，2012，11（5）:1019-1025.

［13］ATIENZA D，BOBBA S K，POLI M，et al.System-level Design for Nano-electronics［C］//Proceedings of the 14th IEEE International Conference on Electronics，Circuits and Systems.Piscataway:IEEE，2007:747-751.

［14］NAVI K，SAJEDI H H，MIRZAEE R F，et al.High-speed Full Adder Based on Minority Function and Bridge Style for Nanoscale［J］.Integration，the VLSI Journal，2011，44（3）:155-162.

（編輯:王 瑞）

Design of the magnitude ternary comparator of CNFET

TANG Weitong，WANG Pengjun，WANG Qian
（Institute of Circuits and Systems，Ningbo Univ.，Ningbo 315211，China）

As the ternary comparator faces problems of slow speed and high power consumption，this paper proposes a scheme for the magnitude ternary comparator of CNFET，which is researching on theory of multivalued logic circuit and the structure of comparator circuit.First，the ternary decode signal is propagated to the comparator，then the encoder circuit encodes the results of comparison，and finally the magnitude ternary comparator is made up of all kinds of modules.The magnitude comparator is simulated by software，which demonstrates that it has a correct logic function，fast speed and low power consumption characteristics.

multi-valued logic；CNFET；low power consumption；comparator；codec

TP332.2

A

1001-2400（2016）01-0139-05

10.3969/j.issn.1001-2400.2016.01.025

2014-09-28 網絡出版時間：2015-04-14

國家自然科學基金資助項目（61234002，61274132）；浙江省自然科學基金資助項目（Z1111219）

唐偉童（1989-），男，寧波大學碩士研究生，E-mail:twtw4747@163.com.

汪鵬君（1966-），男，教授，E-mail:wangpengjun@nbu.edu.cn.

網絡出版地址：http://www.cnki.net/kcms/detail/61.1076.TN.20150414.2046.025.html