［李小文 薛堯 黃菲 譚博］

多核DSP中FFTC協(xié)處理器在LTE-A下的應(yīng)用*

［李小文 薛堯 黃菲 譚博］

隨著無線通信系統(tǒng)傳輸數(shù)率的不斷提升，采用單核DSP進(jìn)行數(shù)字基帶處理的系統(tǒng)漸漸不能滿足日益增加的復(fù)雜度及實(shí)時性要求，多核并行模式以及協(xié)處理器的加入逐漸被廣泛應(yīng)用。針對于此，基于LTE-A系統(tǒng)下物理層鏈路的實(shí)現(xiàn)，采用TI 推出的TMS320C6670高性能4核處理器，其中多核架構(gòu)特性優(yōu)點(diǎn)以及快速傅里葉變換協(xié)處理器（FFTC）的使用，將有效減少開發(fā)難度以及提高數(shù)據(jù)處理速度，大幅提升LTE-A數(shù)字基帶系統(tǒng)處理性能。

FFTC 多核導(dǎo)航 數(shù)據(jù)包 LTE-A

李小文

碩導(dǎo)，教授，研究員，男，重慶郵電大學(xué)重慶市移動通信技術(shù)重點(diǎn)實(shí)驗室，主要研究方向為移動通信，TD-LTE 系統(tǒng)開發(fā)研究。

薛堯

碩士研究生，男，重慶郵電大學(xué)重慶市移動通信技術(shù)重點(diǎn)實(shí)驗室，主要研究方向：多核DSP在LTE中的應(yīng)用。

黃菲

碩士研究生，男，重慶郵電大學(xué)重慶市移動通信技術(shù)重點(diǎn)實(shí)驗室，主要研究方向：物理層研究與DSP實(shí)現(xiàn)。

譚博

碩士研究生，男，重慶郵電大學(xué)重慶市移動通信技術(shù)重點(diǎn)實(shí)驗室，主要研究方向：物理層研究與DSP實(shí)現(xiàn)。

引言

DSP是對數(shù)字信號進(jìn)行高速實(shí)時處理的專用處理器，在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長最迅速的產(chǎn)品之一［1］。但是隨著應(yīng)用領(lǐng)域的擴(kuò)大以及產(chǎn)品性能的日益豐富，數(shù)字信號處理平臺發(fā)展趨向大計算量、大帶寬、高集成度的特點(diǎn)，人們對數(shù)字信號處理器數(shù)據(jù)處理速度和計算性能提出了更高的要求［2］。單核DSP運(yùn)算性能逐漸不能滿足這些要求，于是多核DSP已經(jīng)成為數(shù)字處理發(fā)展的必然選擇［3］。通信行業(yè)中隨著通信標(biāo)準(zhǔn)的不斷演進(jìn)，LTE/LTE-A標(biāo)準(zhǔn)［4］已經(jīng)商用并成為通信行業(yè)焦點(diǎn)，同時LTE/ LTE-A通信系統(tǒng)對傳輸數(shù)率的要求越來越高，這給底層硬件處理器帶來了很大挑戰(zhàn)。目前很多采用DSP進(jìn)行基帶處理的軟基站、小型基站和無線電［5］，其DSP的處理器性能直接成為一個制約系統(tǒng)的重要因素。鑒于此，TI推出了一款四核定點(diǎn)/浮點(diǎn)DSP TMS320C6670，單核1.2GHz，該芯片架構(gòu)采用多核導(dǎo)航機(jī)制，并包含有FFTC、BCP、TCP3、VCP2等協(xié)處理器，是一塊基于通信用途的DSP芯片［6］。該芯片首次設(shè)計了多核導(dǎo)航機(jī)制，用于控制和完成數(shù)據(jù)包在設(shè)備內(nèi)的高速傳輸。

快速傅里葉變換協(xié)處理器（FFTC）、比特級協(xié)處理器（BCP）可以用以輔助DSP進(jìn)行LTE-A基帶數(shù)據(jù)的處理，以此可以提升基帶數(shù)據(jù)處理的效率，減輕DSP負(fù)擔(dān)。FFTC主要是一個可編程的外設(shè)，專門用來進(jìn)行基帶FFT/ IFFT的數(shù)據(jù)處理，而BCP則主要完成LTE-A物理層比特級的數(shù)據(jù)處理。在LTE_A物理層中，F(xiàn)FT/IFFT是必不可少的流程，對于使用各種算法對FFT/IFFT的實(shí)現(xiàn)，現(xiàn)在基于這個協(xié)處理器，可以大大減少LTE_A物理層中算法的復(fù)雜度，而只需要關(guān)注FFTC的配置以及處理速度和數(shù)據(jù)的正確性。因此本文主要研究FFTC協(xié)處理器對于LTE系統(tǒng)的應(yīng)用，首先對多核導(dǎo)航的結(jié)構(gòu)原理做分析，然后對FFTC協(xié)處理器進(jìn)行分析，最后給出一種多核導(dǎo)航結(jié)合FFTC的具體LTE-A應(yīng)用實(shí)例及其相應(yīng)的波形圖，分析FFTC的性能；結(jié)果表明如果使用得當(dāng)，可以極大的提高系統(tǒng)效率，減少代碼復(fù)雜度和物理層開發(fā)難度。

圖1　多核導(dǎo)航模塊

1　多核架構(gòu)概述

基于TMS320C6670 DSP采用了多核導(dǎo)航機(jī)制。多核導(dǎo)航由隊列管理子系統(tǒng)（ Queue Manager Subsystem， QMSS）和包直接存儲器訪問（Packet Direct Memory Access， PKTDMA）組成，QMSS 負(fù)責(zé)隊列的監(jiān)控和累加，負(fù)載均衡、流量整形以及中斷的分配等工作［7］。PKTDMA 主要負(fù)責(zé)數(shù)據(jù)包在設(shè)備內(nèi)的零拷貝高速傳輸。多核導(dǎo)航機(jī)制還設(shè)置有一系列隊列，包括發(fā)送、發(fā)送完成、接收、接收完成隊列。根據(jù)用戶設(shè)計要求，可以配置 PKTDMA 內(nèi)部發(fā)送調(diào)度器將發(fā)送隊列里的任務(wù)分配到不同的接收隊列，從而快速定向到可用的硬件模塊，減少 DSP 負(fù)擔(dān)，提高系統(tǒng)整體性能。這種基于數(shù)據(jù)包的片上系統(tǒng)使用具有 2Tbit/s容量的 TeraNet 交換網(wǎng)絡(luò)來搬移數(shù)據(jù)包，處理速度非常可觀［8］。

1.1 多核導(dǎo)航功能框圖

如圖1，多核導(dǎo)航由一個隊列管理器子系統(tǒng)（QMSS）和多個 PKTDMA組成，其中， QMSS包含一個隊列管理器、一個基礎(chǔ)PKTDMA、兩個帶定時器的PDSP固件［9］。多核導(dǎo)航的外圍設(shè)備有SRIO、AIF2、BCP、FFTC等，這些外圍設(shè)備的內(nèi)部都包含一個PKTDMA。用戶只需要在使用這些外圍設(shè)備的時候，結(jié)合多核導(dǎo)航配置好相應(yīng)的PKTDMA，就可以實(shí)現(xiàn)各個模塊數(shù)據(jù)的發(fā)送以及接收，并且使用中斷來實(shí)現(xiàn)多核間或核與外圍設(shè)備之間的通知機(jī)制。

1.2 多核導(dǎo)航工作原理

多核導(dǎo)航主要通過隊列管理器（QM）來負(fù)責(zé)數(shù)據(jù)包隊列的加速管理，PKTDMA則主要根據(jù)隊列中描述符有效載荷緩沖區(qū)的鏈接，對有效載荷發(fā)送或接收。發(fā)送原理如圖2。

收發(fā)數(shù)的過程有以下四種隊列:

（1） 發(fā)送完成隊列（TxFDQ）：在發(fā)送端，為發(fā)送隊列提供空閑描述符，數(shù)據(jù)傳送完成后，回收空閑描述符給主機(jī)。

（2） 發(fā)送隊列（TX）：專用隊列，發(fā)送端口用于存儲待發(fā)送數(shù)據(jù)包。

（3） 空閑描述符隊列（FDQ）：在接收端，用來提供空閑描述符，用于指定數(shù)據(jù)接收buffer。

（4） 接收隊列（RX）：將已經(jīng)完成接收的包向前傳輸給主機(jī)或其等同實(shí)體。

（5） 圖中的描述符是一小塊存儲空間，用于描述將要在系統(tǒng)中傳輸?shù)臄?shù)據(jù)包。

在發(fā)送端和接收端，發(fā)送完成隊列（TxFDQ）和空閑描述符隊列（FDQ）可以看成同一個隊列，都是用于存放空閑的描述符，只是分別用于發(fā)送和接收。

在發(fā)送端，首先從空閑隊列中取得描述符，然后對描述符的buffer區(qū)域進(jìn)行數(shù)據(jù)填充，并將描述符壓入到發(fā)送隊列，PKTDMA就會從發(fā)送隊列中自動取得描述符，從而讀取有效載荷，發(fā)送至傳輸口并自動回收描述符。在接收端，PKTDMA會自動從空閑描述符隊列取得描述符，然后將接收到的數(shù)據(jù)轉(zhuǎn)入相應(yīng)的buffer，并將描述符壓入到接收隊列。

圖2　多核導(dǎo)航工作原理框圖

2　快速傅里葉變換協(xié)處理器（FFTC）

2.1 FFTC協(xié)處理器

在DSP TMS320C6670芯片中一共有三個FFTC，這個協(xié)處理器被設(shè)計用來加速LTE物理層中對數(shù)據(jù)的FFT/IFFT計算，三個協(xié)處理器可以并行運(yùn)行且可被四個核調(diào)用。FFTC主要有以下功能：FFT與IFFT、LTE中7.5KHZ頻移、添加/去除CP、補(bǔ)零操作、對每級蝶形運(yùn)算實(shí)現(xiàn)動態(tài)或用戶自定義方式的縮放。

2.2 FFTC協(xié)處理器子模塊

如圖3，為FFTC的原理框圖［10］。

圖3　FFTC原理框圖

如圖3，F(xiàn)FTC協(xié)處理器由以下子模塊構(gòu)成：

（1） 配置寄存器：FFTC有4組配置寄存器，這些寄存器的設(shè)置都是相同的，都包含有5個寄存器。每組對應(yīng)一個發(fā)送隊列。配置寄存器主要是用于設(shè)置FFTC做DFT/IDFT計算時所需的配置參數(shù)。

（2） FFT engine：執(zhí)行DFT/IDFT運(yùn)算處理的模塊。

（3） Packet DMA：FFT engine的I/O口，F(xiàn)FTC使用多核導(dǎo)航來進(jìn)行數(shù)據(jù)的輸入以及輸出，多核導(dǎo)航搬運(yùn)數(shù)據(jù)時不需要CPU的參與。

（4） FFT流接口：用于連接多核導(dǎo)航與FFT engine。

（5） FFTC調(diào)度器：FFTC多核導(dǎo)航給FFT engine提供了多個發(fā)送隊列。FFTC調(diào)度器的任務(wù)是要根據(jù)優(yōu)先級選擇出這些發(fā)送隊列里下一個將要處理的數(shù)據(jù)包。

3　FFTC在LTE-A中的應(yīng)用

在LTE物理信道數(shù)據(jù)處理過程中都需要進(jìn)行FFT/ IFFT計算。如圖4顯示了其中一個信道LTE下行共享信道處理的流程。如果傳統(tǒng)的利用匯編或C語言進(jìn)行變成來實(shí)現(xiàn)物理層的信道處理將耗費(fèi)大量的指令周期，隨著數(shù)據(jù)量的增加，處理的時間也隨之上升［11］，所以LTE物理層中有效的利用BCP和FFTC兩個協(xié)處理器能高效的解決以上的問題，減少代碼復(fù)雜度和運(yùn)行時間。

圖4　LTE下行共享信道處理的流程

C6670中有3個FFTC協(xié)處理器， 3個協(xié)處理器可以被四個核同時訪問，所以合理的資源分配也能提高數(shù)據(jù)處理時間。FFTC協(xié)處理器和多核導(dǎo)航的PKTDMA以及QM子系統(tǒng)有著密切的聯(lián)系，PKTDMA/QM子系統(tǒng)是用來發(fā)送FFT請求和接收輸出結(jié)果的唯一途徑。在LTE物理層中如果需要應(yīng)用到FFTC就一定需要配置好多核導(dǎo)航，用于給FFTC發(fā)送數(shù)據(jù)以及接收計算之后的數(shù)據(jù)并發(fā)送給相應(yīng)的核或者模塊進(jìn)行下一步操作。

3.1 多核導(dǎo)航的配置

多核導(dǎo)航和FFTC的通信，不僅需要數(shù)據(jù)信息的傳輸，同時也需要同步控制信息的傳輸。數(shù)據(jù)信息通過PKTDMA傳輸，同步控制信息則通過中斷實(shí)現(xiàn)。

多核導(dǎo)航具有靈活的中斷機(jī)制，包括高優(yōu)先級累加器中斷、低優(yōu)先級累加器中斷和隊列掛起中斷。其中，高優(yōu)先級累加器中斷可實(shí)現(xiàn)對具體指定核的中斷，低優(yōu)先級累加器中斷可實(shí)現(xiàn)對自己的中斷。隊列掛起中斷，即可實(shí)現(xiàn)對指定核的中斷，也可實(shí)現(xiàn)對所有核的中斷。

多核導(dǎo)航作為加速數(shù)據(jù)傳輸和實(shí)現(xiàn)多核協(xié)同工作的硬件機(jī)制，需要在系統(tǒng)啟動時對多核導(dǎo)航模塊進(jìn)行適當(dāng)?shù)某跏蓟瑸槠浞峙渥銐虻馁Y源，以確保該模塊能夠持續(xù)正常工作。主要需要初始化的有QMSS、PKTDMA、發(fā)送通道、接收通道、接收流、描述符、中斷等。C6670一共有8192個隊列，其中FFTC的發(fā)送隊列已經(jīng)做了明確的劃分，而接收隊列我們采用高優(yōu)先級累加器隊列，這種隊列有其對應(yīng)的中斷事件，能映射到一個特定的DSP核上，F(xiàn)FTC根據(jù)這個接收隊列就能將處理后的數(shù)據(jù)通過中斷發(fā)送給我們想要的核去進(jìn)行下一步的處理，有利于多核協(xié)作提高效率。

3.2 FFTC的配置

對FFTC的配置主要在于驅(qū)動程序的編寫，由驅(qū)動程序?qū)FTC進(jìn)行管理，并負(fù)責(zé)配置 FFT/IFFT計算時的一部分參數(shù)。

（1） FFT engine參數(shù)配置

如圖5，在FFT engine中數(shù)據(jù)主要由以下順序進(jìn)行計算。決定這些參數(shù)的主要由五個寄存器組成，分別是目標(biāo)隊列寄存器、縮放和移位寄存器、循環(huán)前綴寄存器、控制寄存器、LTE頻移寄存器。根據(jù)實(shí)際需要配置這些寄存器的相應(yīng)比特位，F(xiàn)FT engine就會按照這些參數(shù)進(jìn)行計算。最終生成所需要的OFDM信號。

圖5　FFTC 引擎

3.3 FFTC數(shù)據(jù)測試?yán)?/p>

如圖6為FFTC數(shù)據(jù)測試?yán)塘鞒虉D。待系統(tǒng)初始化及多核導(dǎo)航初始化后，按照LTE-A對ODFM信號生成的要求配置好FFTC相應(yīng)的參數(shù)寄存器，當(dāng)有需要進(jìn)行計算的數(shù)據(jù)包時，就從發(fā)送空閑隊列里彈出描述符，然后把凈荷數(shù)據(jù)寫入描述符鏈接的buffer，再把描述符壓入發(fā)送隊列，數(shù)據(jù)包便會自動開始傳輸至FFT引擎，F(xiàn)FT引擎就會按照事先配置好的功能進(jìn)行計算，得到結(jié)果。

4　測試結(jié)果及分析

基于TI推出的TMS320C6670多核DSP平臺，利用快速傅里葉變換協(xié)處理器FFTC實(shí)現(xiàn)了回環(huán)測試和不同長度數(shù)據(jù)的計算，以驗證FFTC協(xié)處理器的正確性和高效率。并將FFTC應(yīng)用于LTE-A的物理層的數(shù)據(jù)處理，減少工程復(fù)雜度以及運(yùn)行時間。工程中，我們首先進(jìn)行了FFTC的回環(huán)測試，驗證FFTC協(xié)處理器的正確性，接著對不同數(shù)據(jù)長度的運(yùn)行時間進(jìn)行測試，同傳統(tǒng)的匯編或C語言的運(yùn)行時間做對比，以驗證合理使用FFTC協(xié)處理器可以非常高效的實(shí)現(xiàn)LTE中FFT/IFFT的計算。多核DSP［12］、TMS320C6670的FFTC協(xié)處理器四種運(yùn)算系統(tǒng)平臺。已驗證基于FFTC協(xié)處理器運(yùn)算的高效率性。各系統(tǒng)平均的FFT運(yùn)算耗時如表1。

圖6　FFTC數(shù)據(jù)測試工程流程

表1　不同運(yùn)算平臺FFT處理時間

由表1分析可知，基于TI的C6713單核運(yùn)算平臺對FFT實(shí)現(xiàn)的耗時最長，運(yùn)算時間達(dá)到了183.50205ms，實(shí)時性最差。借助MATLAB的FFT運(yùn)算實(shí)時性稍有提高，而采用C6678多核并行運(yùn)算，對于1M數(shù)據(jù)的FFT耗時僅為6.5ms，對比前兩種系統(tǒng)平臺有了顯著提高。但是我們采用FFTC加速器對于1M數(shù)據(jù)的計算時間則只有0.618ms，對比C6678多核并行運(yùn)算時間減少10倍左右，可見FFTC的實(shí)時性更高。

表2給出了基于TMS320C6670的FFTC處理不同數(shù)據(jù)長度的耗時。

4.1 FFTC回環(huán)測試

回環(huán)測試中，按照LTE物理層下行共享信道的OFDM信號生成規(guī)則，配置好寄存器參數(shù)，F(xiàn)FTC_A配置為做2048點(diǎn)IFFT以及160長度的CP添加。首先將2048個32位數(shù)據(jù)壓入到描述符Buffer區(qū)域，再將描述符壓入到FFTC_A發(fā)送隊列，就可以從預(yù)先設(shè)定的接收隊列中取得處理后的數(shù)據(jù)。之后將處理后存放數(shù)據(jù)的描述符壓入到FFTC_B的發(fā)送隊列，F(xiàn)FTC_B的寄存器參數(shù)配置為去CP，以及2048點(diǎn)的FFT。最后從接收隊列取得數(shù)據(jù)同最開始發(fā)送數(shù)據(jù)進(jìn)行對比，數(shù)據(jù)一樣則表示FFTC測試通過，就可分別作為LTE物理層的接收端和發(fā)送端。

實(shí)際測試結(jié)果中，最后得到的數(shù)據(jù)同原始輸入數(shù)據(jù)比較，內(nèi)存顯示第一個數(shù)據(jù)個位同原始數(shù)據(jù)有1的偏差，其余數(shù)據(jù)則全部一樣，說明存在一點(diǎn)計算誤差，但這并不影響其余數(shù)據(jù)的正確性，說明回環(huán)測試通過，F(xiàn)FTC能夠正常運(yùn)行。

表2　不同數(shù)據(jù)長度FFTC運(yùn)算耗時

由表2分析可知：隨著數(shù)據(jù)長度的增長，平均1K數(shù)據(jù)長度的計算時間在減少，說明當(dāng)數(shù)據(jù)搬移與處理達(dá)到流水操作，F(xiàn)FTC的處理效果會更好。反而數(shù)據(jù)量小的時候，F(xiàn)FTC對于數(shù)據(jù)的處理有額外的時間開銷，不能達(dá)到系統(tǒng)最優(yōu)。

4.2 FFTC運(yùn)算實(shí)時性分析

圖7　FFTC數(shù)據(jù)測試耗時曲線

運(yùn)算耗時在嵌入式系統(tǒng)開發(fā)中是最重要的性能指標(biāo)之一。在本論文中對1M的數(shù)據(jù)量進(jìn)行FFT運(yùn)算，主要基于MATLAB仿真、TMS320C6713單核和TMS320C6678

從圖7可以看出，當(dāng)數(shù)據(jù)長度達(dá)到一定的值之后，對于平均1K的處理時間越來越接近，幅度也在降低，曲線走向也趨于平緩，說明FFTC已經(jīng)逐漸達(dá)到了一個最大的處理速度，此時性能最優(yōu)。

5　結(jié) 論

本文對TI C66系列DSP中的多核導(dǎo)航以及FFTC基本原理進(jìn)行了詳細(xì)的介紹，著重分析了數(shù)據(jù)在FFTC中計算的時間開銷。并將FFTC應(yīng)用到LTE-A通信流程中，為其他多核DSP的應(yīng)用開發(fā)提供參考。

1牛金海. TMS320C66x KeyStone 架構(gòu)多核DSP入門與實(shí)例精解［M］. 上海：上海交通大學(xué)出版社，2014

2彭宇，姜紅蘭，楊智明等.基于DSP和FPGA的通用數(shù)字信號處理系統(tǒng)設(shè)計［J］.國外電子測量技術(shù).2013，32（1）:17-21

3CHI B K，SHAO CH W，WEN L S，et al.Parallelization of a Bokeh application on embedded multicore DSP systems. Embedded Systems for Real-Time Multimedia . 2011，9（10）:13-14

4林輝，焦慧穎等。LTE-Advanced關(guān)鍵技術(shù)詳解［M］.北京：人民郵電出版社，2012

5栗欣，許希斌.軟件無線電原理與技術(shù)［M］.北京：人民郵電出版社，2010

6Texas Instrument. TMS320C6670 multicore fixed and floating-point system-on-chip data manual ［Z］. Texas， TI，Mar， 2012

7牛金海. TMS320C66x Keystone 架構(gòu)多核DSP入門與實(shí)例精解［M］. 上海：上海交通大學(xué)出版社，2014

8陶永燕.基于TI C66多核DSP技術(shù)的研究與應(yīng)用［D］. 北京：北京郵電大學(xué)

9Texas Instruments. Keystone architecture multicore navigator user guide ［Z］. Texas， TI， Mar， 2012.

10Texas Instruments. Keystone architecture fast fourier transform coprocessor （FFTC） user guide ［Z］. Texas， TI，Mar， 2012

11喬昊，張軼凡，馮志勇. TI C6670 DSP中BCP協(xié)處理器在LTE下行物理層中的應(yīng)用［EB/OL］.北京：中國科技論文在線 ［2013-05-13］.http://www.paper.edu.cn/releasepaper/ content/201305-168

12袁琪，楊康，周建江，李虹達(dá). 大點(diǎn)數(shù)FFT算法C6678多核DSP的并行實(shí)現(xiàn)［J］. 電子測量技術(shù)，2015，38（2）:74-80

10.3969/j.issn.1006-6403.2016.07.006

國家科技重大專項（2012ZX03001024）

2016-06-16）