魏　琳,周　磊,吳　寧,楊　睛

(1.揚(yáng)州大學(xué)信息工程學(xué)院,江蘇揚(yáng)州 225000;2.南京航空航天大學(xué)電子信息工程學(xué)院,江蘇南京 210016)

?

多處理器片上系統(tǒng)中一種結(jié)合二階導(dǎo)數(shù)的溫度預(yù)測模型

魏琳1,周磊1,吳寧2,楊睛1

(1.揚(yáng)州大學(xué)信息工程學(xué)院,江蘇揚(yáng)州 225000;2.南京航空航天大學(xué)電子信息工程學(xué)院,江蘇南京 210016)

區(qū)域溫度預(yù)測是多處理器片上系統(tǒng)(MultiProcessor System-on-Chips,MPSoCs)高效散熱的基礎(chǔ).本文以RC 熱傳導(dǎo)(Thermal Resistance and Capacitance,Thermal RC)模型為基礎(chǔ),結(jié)合二階導(dǎo)數(shù)提出了一種溫度預(yù)測模型.該模型不僅可以在較低的運(yùn)算復(fù)雜度下準(zhǔn)確預(yù)測溫度,而且能在固定的預(yù)測誤差率范圍內(nèi)拓寬預(yù)測時(shí)間長度,進(jìn)而減少模型在實(shí)際運(yùn)行中被調(diào)用的次數(shù),降低額外功耗.實(shí)驗(yàn)結(jié)果表明,相比現(xiàn)有的一次導(dǎo)數(shù)預(yù)測模型,在相同可接受誤差率范圍內(nèi),該模型能將預(yù)測時(shí)長拓寬至對比模型的1.6倍.同時(shí),當(dāng)預(yù)測時(shí)長拓展至2.5s時(shí),該模型的預(yù)測準(zhǔn)確率比對比模型高3.84%.

多處理器片上系統(tǒng)(MPSoCs);RC熱傳導(dǎo)模型;溫度預(yù)測模型

1　引言

隨著集成電路技術(shù)的發(fā)展,傳統(tǒng)全局互連方式(總線互連)已無法適應(yīng)當(dāng)前多處理器片上系統(tǒng)(MPSoCs)的通信需求.因此,結(jié)合片上網(wǎng)絡(luò)(NoC)結(jié)構(gòu)設(shè)計(jì)的新興MPSoCs隨之涌現(xiàn),該設(shè)計(jì)可以提供更大的互連帶寬,更低的網(wǎng)絡(luò)能耗和更高的晶體管密度以實(shí)現(xiàn)更高的性能[1～3].然而,較大的晶體管密度及不斷提高的處理器工作頻率使芯片內(nèi)功耗加大,導(dǎo)致MPSoCs中處理器過熱[4～6].高溫不僅使系統(tǒng)中的互連延遲、功耗、冷卻成本和封裝成本增加,而且會(huì)影響電路的可靠性[7,8].因此,建立高效精確的溫度模型以解決散熱問題是必要的.

相比于實(shí)時(shí)溫度感知,溫度預(yù)測可以提前為溫度管理機(jī)制[9,10]提供溫度信息以便做出相應(yīng)的降溫決策.因此,溫度預(yù)測是溫度管理機(jī)制實(shí)現(xiàn)高效散熱優(yōu)化的基礎(chǔ).目前,主要通過如下兩類方法來預(yù)測溫度,一類是軟件方法[11～13].如文獻(xiàn)[11]中Coskun A K等人利用自回歸移動(dòng)平均預(yù)測建模和查找溫度表的方法提出了一種預(yù)測方案.文獻(xiàn)[13]中Xiaorui Wang等人提出了一種線上預(yù)估模型以保證預(yù)測準(zhǔn)確性和系統(tǒng)的穩(wěn)定性.但這類方法計(jì)算復(fù)雜度較高,這無疑消耗了大量的時(shí)間和功耗,容易形成新的熱區(qū).另一類方法以簡化熱傳導(dǎo)模型(Compact Thermal Model,CTM)[6]為基礎(chǔ)實(shí)現(xiàn)溫度預(yù)測[14～17].相比于軟件方法,這種方法具有較低的分析復(fù)雜度.如文獻(xiàn)[14]中Inchoon Yeo等人結(jié)合基于應(yīng)用的溫度模型(Application-Based Thermal Model,ABTM)和基于處理器核的溫度模型(Core-Based Thermal Model,CBTM)兩種模型提出了一種多核系統(tǒng)中的預(yù)測模型.然而,兩個(gè)模型之間的比例系數(shù)需要根據(jù)工作的負(fù)載調(diào)整,考慮到系統(tǒng)負(fù)載的不穩(wěn)定性,該模型在復(fù)雜的實(shí)際情況下很難快速地預(yù)測溫度.文獻(xiàn)[17]中Kun-Chih Chen等人提出了一種基于RC熱傳導(dǎo)模型的低運(yùn)算復(fù)雜度的溫度預(yù)測模型.然而,其中所利用的一階導(dǎo)數(shù)由于忽略了溫度變化的速度即溫度變化過程中的非線性特點(diǎn),所以在可接受的誤差率范圍內(nèi)它能預(yù)測的時(shí)間寬度較窄.同樣,在較大的預(yù)測時(shí)間間隔內(nèi),該模型預(yù)測的準(zhǔn)確性也會(huì)急劇降低.

為解決以上問題,本文從拓寬預(yù)測時(shí)長的角度出發(fā),結(jié)合二階導(dǎo)數(shù)提出了一種基于RC熱傳導(dǎo)模型的溫度預(yù)測模型,該預(yù)測模型可以拓寬預(yù)測時(shí)間寬度以減少運(yùn)行中模塊被調(diào)用的次數(shù),繼而減少額外功耗.以文獻(xiàn)[17]中提出的溫度預(yù)測模型為基礎(chǔ),利用二階導(dǎo)數(shù)在此基礎(chǔ)上進(jìn)行了改進(jìn),從而達(dá)到延長預(yù)測時(shí)長的目的.

2　溫度預(yù)測模型

2.1RC熱傳導(dǎo)模型

集成電路內(nèi)部的熱量是由功耗產(chǎn)生的.傅里葉導(dǎo)熱定律指出,物體冷卻的速率與物體和環(huán)境之間的溫度差成正比[18].結(jié)合傅里葉定律和熱力學(xué)第一定律可以得到單位時(shí)間內(nèi)的溫度變化的公式如下

(1)

其中T(t)和P(t)分別是時(shí)間t時(shí)的溫度和處理器節(jié)點(diǎn)的功率.R和C是所在區(qū)域的熱阻和熱容.其中R與所處材料層的厚度,材料的熱導(dǎo)率,傳熱系數(shù)以及散熱橫截面積參數(shù)相關(guān);C與所處材料層的厚度,材料的比熱,材料密度以及散熱橫截面積參數(shù)有關(guān)[6].等式(1)是一個(gè)經(jīng)典的線性微分等式,因此,T(t)和P(t)之間的關(guān)系可以改寫得到如下等式

(2)

為了簡化公式,假設(shè)在一段時(shí)間內(nèi)處理器核以平均功率運(yùn)行,即P(t)為常數(shù)Pc.其中T0為t0時(shí)刻的溫度,T0=T(t0),即對處理器進(jìn)行預(yù)測的初始溫度,是運(yùn)行期間的一種極限狀態(tài).將等式(2)積分得到如下等式

(3)

其中b=1/(RC),即一個(gè)與具體應(yīng)用無關(guān),只與硬件材料結(jié)構(gòu)和平面布局有關(guān)的物理常數(shù).本文基于實(shí)驗(yàn)的工作平臺(tái)HotSpot 5.0[19]根據(jù)處理器核在平面布局中的具體位置對b分別選取了不同取值.

由式(3)可以看出,溫度隨時(shí)間增加是呈指數(shù)變化上升的,即是非線性的.文獻(xiàn)[17]采用一階導(dǎo)數(shù)來推導(dǎo)溫度預(yù)測模型,忽略了溫度的非線性特性,預(yù)測值與實(shí)際值之間的誤差率會(huì)隨著時(shí)間的增加而逐漸增大.相比于一階導(dǎo)數(shù),二階導(dǎo)數(shù)可以考慮到溫度非線性的特點(diǎn),在原有線性變化的基礎(chǔ)上作出調(diào)整.因此,采用二階導(dǎo)數(shù)推導(dǎo)的模型更符合實(shí)際溫度的變化.

2.2結(jié)合二階導(dǎo)數(shù)的溫度預(yù)測模型

采用二階導(dǎo)數(shù)來推導(dǎo)預(yù)測溫度T(t)和時(shí)間t之間的關(guān)系式,首先要得到式(3)的一階導(dǎo)數(shù),它可以表示為

(4)

對一階導(dǎo)數(shù)式(4)再進(jìn)行求導(dǎo)得到的二階導(dǎo)數(shù),可以表示為

(5)

求得的二階導(dǎo)數(shù)反映了當(dāng)前時(shí)間點(diǎn)t相對于上一個(gè)時(shí)間點(diǎn)(t-Δt)之間的溫度變化的速率.因此,時(shí)間點(diǎn)(t+Δt)與相應(yīng)的上個(gè)時(shí)間點(diǎn)t之間的溫度變化的速率可以用時(shí)間點(diǎn)(t+Δt)上的二階導(dǎo)數(shù)表示

(6)

因此,溫度在時(shí)間點(diǎn)(t+Δt)上的變化值可以結(jié)合時(shí)間點(diǎn)t的變化值與(t+Δt)的溫度變化的速率表示為

(7)

按此類推,時(shí)間點(diǎn)(t+kΔt)上的溫度變化值可以表示為

(8)

其中k是一個(gè)常數(shù),代表預(yù)測的最小時(shí)間間隔數(shù).然后,將所有時(shí)間點(diǎn)上的溫度變量累計(jì)起來得到總的預(yù)測溫度變化量,即當(dāng)前時(shí)間和預(yù)測時(shí)間之間的溫度變化量,它可以表示為

(9)

將它全部展開為

ΔT(kΔt)=(k·e-bΔt·Δt+(k-1)·e-2bΔt·Δt+…+

(10)

預(yù)測時(shí)間點(diǎn)(t+kΔt)的溫度可以計(jì)算如下所示

(11)

具體分析的時(shí)間/溫度曲線圖如圖1所示.雖然式(11)比較復(fù)雜,但是當(dāng)常數(shù)k確定后計(jì)算復(fù)雜度仍然保持為O(1).由式(11)可見,要得到最終的預(yù)測溫度T(t+kΔt),除了預(yù)測溫度變量ΔT(kΔt),當(dāng)前溫度T(t)也是一個(gè)重要的參數(shù).在簡化熱傳導(dǎo)模型(CTM)中,根據(jù)溫度與熱阻、功耗之間的關(guān)系,T(t)可以由如下等式求得[20]:

(12)其中TAmb是一個(gè)固定的環(huán)境溫度,值得注意的是此處的環(huán)境溫度并不是室溫,而是在芯片封裝中的溫度,在散熱設(shè)計(jì)中一般設(shè)置其為45℃[19].A為垂直于熱流方向的橫截面積,即有效散熱面積.在混合集成系統(tǒng)中,橫向相鄰節(jié)點(diǎn)之間的水平散熱截面積要遠(yuǎn)小于垂直方向的散熱面積,從而,大部分的熱消散主要集中在垂直方向上.文獻(xiàn)[21]證明90%的熱量是從芯片層(Si層)向散熱器層傳播的,即按垂直方向散熱,具體集成結(jié)構(gòu)如圖2所示.因此,此處的A設(shè)為垂直方向上的散熱面積,即各個(gè)區(qū)域的表面積.R是該區(qū)域的熱阻,包括芯片層熱阻,界面材料熱阻,散熱片熱阻和散熱器熱阻以及對流熱阻.內(nèi)熱阻Rin與所處層材料的熱導(dǎo)率K和該層的厚度L以及相應(yīng)的散熱面積A有關(guān),即R’=L/K·A.因此,

(13)

其中,P為在相應(yīng)條件下給定的功率.TDie,Tsink分別為芯片溫度和散熱器溫度,本實(shí)驗(yàn)中其均可以從HotSpot軟件中得到.對流熱阻用如下等式計(jì)算

Rconv=1/(h·A)=(Tsink-TAmb)/P

(14)

其中,h為傳熱系數(shù).因此,R=Rin+Rconv.Pprocessor是當(dāng)前節(jié)點(diǎn)的處理器功耗,由節(jié)點(diǎn)中處理器本身的結(jié)構(gòu)和所執(zhí)行的任務(wù)決定,因此Pprocessor可由節(jié)點(diǎn)本身所包含的功耗監(jiān)控組件獲得.Prouter表示該節(jié)點(diǎn)路由器功耗,由通信功耗和路由單元結(jié)構(gòu)功耗兩部分構(gòu)成.其中,通信功耗主要由鏈路數(shù)據(jù)傳輸產(chǎn)生,結(jié)構(gòu)功耗主要由數(shù)據(jù)傳輸時(shí)路由單元內(nèi)部的交叉開關(guān)、仲裁機(jī)構(gòu)以及緩存產(chǎn)生.兩者都與經(jīng)過路由單元的流量v相關(guān),因此Prouter可以表示為:

(15)

T(t+kΔt)=T(t)+ΔT(kΔt)

(16)

3　實(shí)驗(yàn)結(jié)果

3.1實(shí)驗(yàn)環(huán)境

在實(shí)驗(yàn)中,為了證實(shí)本文預(yù)測模型的有效性,本文采用一臺(tái)PC機(jī)作為實(shí)驗(yàn)設(shè)備,其CPU配置為Inter Core 2 Duo CPU,主頻為2.00GHz,內(nèi)存為1.99GB.并將HotSpot 5.0 軟件作為實(shí)驗(yàn)的仿真平臺(tái),HotSpot是利用材料電、熱之間的二元性來模擬得到處理器的溫度[19],其預(yù)測溫度更接近實(shí)際的溫度.文獻(xiàn)[6]中證實(shí)Hotspot軟件測得的溫度值與實(shí)際溫度傳感器測量得到的溫度值誤差在0.2℃以內(nèi).因此可以默認(rèn)由HotSpot 得到的溫度為實(shí)際溫度.為了簡化比較仿真結(jié)果和預(yù)測結(jié)果,整個(gè)平面被劃分為16塊(4×4 2-D Mesh),其中所有模塊的材料參數(shù)和功率值都相等.HotSpot中設(shè)置的各材料層的參數(shù)如表1所示[19].

表1　各層材料參數(shù)

在HotSpot平臺(tái)中可直接設(shè)置每個(gè)區(qū)域塊的總功耗,即P=Pprocessor+Prouter.區(qū)域中各條邊上的熱阻可以認(rèn)為是相鄰區(qū)域的總熱阻R[6].由于各個(gè)區(qū)域相處的平面位置不同,每個(gè)區(qū)域中各條邊的接觸環(huán)境也不相同,即各條邊的熱阻不同,從而區(qū)域的總熱阻R不同.由于本實(shí)驗(yàn)中平面布局的對稱性,所有區(qū)域塊可以分為三個(gè)對稱的區(qū)域組,如圖3所示.因此,針對不同的區(qū)域位置共有3個(gè)不同的參數(shù)b值,本實(shí)驗(yàn)在三個(gè)對稱區(qū)域組中分別選取一個(gè)區(qū)域塊來進(jìn)行實(shí)驗(yàn)對比,這其中包括L2,L2-left和Bpred0,其參數(shù)b分別為0.21,0.18 和0.25.各區(qū)域參數(shù)b的值可直接由HotSpot 5.0軟件中的計(jì)算模型根據(jù)實(shí)驗(yàn)中劃分的平面布局和設(shè)置的各層材料參數(shù)得出[19].為了對比模型性能,本文重構(gòu)了由一階導(dǎo)數(shù)推得的溫度預(yù)測模型以做比較.3.2實(shí)驗(yàn)結(jié)果

3.2.1預(yù)測窗口長度

為了得到兩種模型的預(yù)測窗口,統(tǒng)一設(shè)置預(yù)測最小時(shí)間間隔為0.1s,并將時(shí)間寬度放寬至3s.分別在四種不同的功率條件下(45W,55W,60W,75W)比較兩種模型的溫度預(yù)測曲線與實(shí)際溫度曲線之間的偏差,得到的預(yù)測結(jié)果如圖4所示.用預(yù)測值與實(shí)際值之間的誤差率來評定偏離度大小,并將閾值設(shè)置為0.6%(約0.7℃),從而得到兩種預(yù)測方法在不同功率條件下的預(yù)測窗口,如表2、表3所示.注意,只要有一個(gè)區(qū)域塊的誤差率超過0.6%這一組數(shù)據(jù)都無效.將兩種模型的四個(gè)預(yù)測窗口求平均最終得到,由一次導(dǎo)數(shù)推得的模型的預(yù)測窗口為[0s～1s],本模型的預(yù)測窗口為[0s～2.6s].顯然,在相同的誤差率限制條件下,本模型具有較長的預(yù)測窗口長度.

表2　誤差率閾值為0.6%時(shí)一次導(dǎo)模型的預(yù)測時(shí)間窗口寬度

表3　誤差率閾值為0.6%時(shí)本模型的預(yù)測時(shí)間窗口寬度

3.2.2預(yù)測準(zhǔn)確度

為了驗(yàn)證本模型預(yù)測的準(zhǔn)確性,實(shí)驗(yàn)中選取兩個(gè)預(yù)測時(shí)長,分別為1.5s和2.5s,在這兩種條件下比較不同區(qū)域塊上兩種模型的誤差率以此衡量預(yù)測的準(zhǔn)確度.從圖5可以看出,一次導(dǎo)數(shù)推得的模型的誤差率普遍高于本模型的誤差率,當(dāng)預(yù)測時(shí)長為1.5s時(shí),兩者的誤差率最大相差2.08%.當(dāng)預(yù)測時(shí)長拓展至2.5s時(shí),一次導(dǎo)數(shù)模型的誤差率與本模型對應(yīng)的誤差率相比最大超過3.84%,與1.5s時(shí)長下的誤差率相比上升了84.6%.可見,在較長的預(yù)測時(shí)長下,本模型比一次導(dǎo)數(shù)推得的模型具有更高的預(yù)測準(zhǔn)確度.

4　結(jié)論

在本文中,從拓寬預(yù)測時(shí)間長度這個(gè)角度出發(fā),結(jié)合二階導(dǎo)數(shù)提出了一種基于RC熱傳導(dǎo)模型的溫度預(yù)測模型.實(shí)驗(yàn)結(jié)果表明,相比于一階導(dǎo)數(shù)得到的模型,本模型可以將預(yù)測時(shí)間長度從1s拓寬至2.6s.當(dāng)預(yù)測時(shí)間較長時(shí),本模型具有更好的預(yù)測準(zhǔn)確性.因此,在可接受的預(yù)測誤差范圍內(nèi),本模型的預(yù)測時(shí)間更長,性能更優(yōu).在進(jìn)一步的工作中,我們將采用基于多播傳輸?shù)臏囟刃畔⒐蚕聿呗詫?shí)現(xiàn)全局溫度信息的高效傳遞.

[1]Jabbar M H,M′zah A,Hammami O,et al.Exploration of 2D EDA tool impact on the 3D MPSoC architectures performance[A].Masahiro Fujita.Proceedings of the Fifth Asia Symposium on Quality Electronic Design (ASQED)[C].Penang,Malaysia:IEEE,2013.249-255.

[2]Hammami O,Hamwi K.MHYNESYS II:multi-stage hybrid network on chip synthesis for next generation 3D IC manycore[A].Chang Wen Chen.IEEE International Symposium on Circuits and Systems (ISCAS)[C].Beijing:IEEE,2013.325-328.

[3]虞瀟,李麗,張宇昂,等.一種面向功耗免死鎖三維全動(dòng)態(tài)3D NoC路由算法[J].電子學(xué)報(bào),2013,41(2):329-334.

YU Xiao,LI Li,ZHANG Yu-ang,et al.A power-aware sead lock avoid three-dimensional full-adaptive routing algorithm for 3D NoC[J].Acta Electronica Sinica,2013,41(2):329-334.(in Chinese)

[4]Hamedani P K,Hessabi S,Sarbazi-Azad H,et al.Exploration oftemperature constraints for thermal aware mapping of 3D networks on chip[A].Rainer Stotzka.Proceedings of the 20th International Euromicro International Conference on Parallel,Distributed and Network-Based Processing (PDP 2012)[C].Garching,Germany:IEEE Computer Society,2012.499-506.

[5]Rahmani A M,Vaddina K R,Latif K,et al.Design and management of high-performance,reliable and thermal-aware 3D networks-on-chip[J].IET Circuits,Devices & Systems,2012,6(5):308-321.

[6]Wei Huang,Ghosh S,Velusamy S,et al.HotSpot:a compact thermal modeling methodology for early-stage VLSI design[J].IEEE Transactions on Very Large Scale Integration (VLSI) Systems,2006,14(5):501-513.

[7]Addo-Quaye C.Thermal-aware mapping and placement for 3-D NoC designs[A].Dong Ha.IEEE International SOC Conference[C].Herdon,Virginia,USA:IEEE,2005.25-28.

[8]閆佳琪,駱祖瑩,唐亮,等.考慮溫度對漏電流功耗影響的MPSoC結(jié)構(gòu)級熱分析方法[J].計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào),2013,25(11):1767-1774.

Yan Jia-qi,Luo Zu-yin,Tang Liang,et al.High accurate architecture-leve thermal analysis methods for MPSoCs considering leakage power dependence on temperature[J].Journal of Computer-Aided Design & Computer Graphics,2013,25(11):1767-1774.(in Chinese)

[9]Bartolini A,Cacciari M,Tilli A,et al.Thermal and energy management of high-performance multicores:distributed and self-calibrating model-predictive controller[J].IEEE Transactions on Parallel and Distributed Systems,2013,24(1):170-183.

[10]Shuang Xie,Wai Tung Ng.Delay-line temperature sensors and VLSI thermal management demonstrated on a 60nm FPGA[A].Piotr Dudek.IEEE International Symposium on Circuits and Systems (ISCAS)[C].Melbourne VIC,Australia:IEEE,2014.2571-2574.

[11]Coskun A K,Rosing T S,Gross K C.Utilizing predictors for efficient thermal management in multiprocessor SoCs[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2009,28(10):1503-1516.

[12]Zanini F,Atienza D,De Micheli G.A control theory approach for thermal balancing of MPSoC[A].Kazutoshi Wakabayashi.Proceedings of the 14th Asia and South Pacific Design Automation Conference[C].Yokohama,Japan:IEEE,2009.37-42.

[13]Xiaorui Wang,Kai Ma,Yefu Wang.Adaptive power control with online model estimation for chip multiprocessors[J].IEEE Transactions on Parallel and Distributed Systems,2011,22(10):1681-1696.

[14]Inchoon Yeo,Chih Chun Liu,Eun Jung Kim.Predictive dynamic thermal management for multicore systems[A].Limor Fix.Proceedings of the 45th Design Automation Conference[C].Anaheim,California,USA:ACM,2008.734-739.

[15]Bartolini A,Cacciari M,Tilli A,et al.A distributed and self-calibrating model-predictive controller for energy and thermal management of high-performance multicores[A].Kathy Preas.Proceedings of Design,Automation & Test in Europe Conference & Exhibition (DATE)[C].Grenoble,France:EDAA,2011.1-6.

[16]Dacheng Juan,Huapeng Zhou,Marculescu D,et al.A learning-based autoregressive model for fast transient thermal analysis of chip-multiprocessors[A].Kazutoshi Wakabayashi.Proceedings of the 17th Asia and South Pacific Design Automation Conference[C].Sydney,Australia:IEEE,2012.597-602.

[17]Kun-Chih Chen,Shu-Yen Lin,An-Yeu Wu.Design of thermal management unit with vertical throttling scheme for proactive thermal-aware 3D NoC systems[A].Ilderem V.Proceedings of the International Symposium on VLSI Design,Automation,and Test (VLSI-DAT)[C].Hsinchu:IEEE,2013.1-4.

[18]Shengquan Wang,Bettati R.Reactive speed control in temperature-constrained real-time systems[A].Stephanie Kawada.Proceedings of the 18th Euromicro Conference on Real-Time Systems[C].Dresden,Germany:IEEE Computer Society,2006.161-170.

[19]Skadron K,Stan M R,Wei Huang,et al.Temperature-aware microarchitecture[A].Bob Werner.Proceedings of the 30th Annual International Symposium on Computer Architecture[C].San Diego,California,USA:IEEE Computer Society,2003.2-13.

[20]Sungjun Im,Banerjee K.Full chip thermal analysis of planar (2-D) and vertically integrated (3-D) high performance ICs[A].Mark Law.2000 International Electron Devices Meeting[C].San Francisco,California,USA:IEEE,2000.727-730.

[21]Wei Huang,Allen-Ware M,Carter J B,et al.Temperature-aware architecture:lessons and opportunities[J].IEEE Micro,2011,31(3):82-86.

魏琳女,1990年10月出生于江蘇省靖江市.2013年獲得揚(yáng)州大學(xué)廣陵學(xué)院學(xué)士學(xué)位.現(xiàn)為揚(yáng)州大學(xué)信息工程學(xué)院碩士研究生.主要研究方向?yàn)殡娮酉到y(tǒng)集成和專用集成電路設(shè)計(jì).

E-mail:elitals@163.com

周磊(通信作者)男,1980年月出生于江蘇省揚(yáng)州市.2002年、2013年獲得南京航空航天大學(xué)學(xué)士和博士學(xué)位.現(xiàn)為揚(yáng)州大學(xué)信息工程學(xué)院講師.主要研究方向?yàn)殡娮酉到y(tǒng)集成和專用集成電路設(shè)計(jì).

E-mail:tomcat800607@126.com

A Predictive Thermal Model Combined with the Second Derivative for Multiprocessor System-on-Chips

WEI Lin1,ZHOU Lei1,WU Ning2,YANG Jing1

(1.CollegeofInformationEngineering,YangzhouUniversity,Yanghzou,Jiangsu225000,China;2.CollegeofElectronicandInformationEngineering,NanjingUniversityofAeronauticsandAstronautics,Nanjing,Jiangsu210016,China)

The regional temperature prediction is the basis of the efficient heat dissipation in multiprocessor system-on-chips (MPSoCs).Based on the thermal resistance and capacitance (Thermal RC) model,this paper proposed a predictive thermal model combined with the second derivative.It predicts the temperature accurately with low complexity,and increases the prediction time length within a certain prediction error range to reduce the number of times that the prediction module is invoked and the extra power consumption.Experimental results show that,compared to the existing model combined with the first derivative,the proposed model increases the prediction length by 1.6 times within the same acceptable prediction error range.When the prediction time length is increased to 2.5s,the prediction accuracy of the proposed model is 3.84% higher than that of the contrastive model.

multiprocessor system-on-chips (MPSoCs);thermal resistance and capacitance (Thermal RC) model;predictive thermal model

2014-11-20;修回日期:2015-01-28;責(zé)任編輯：覃懷銀

國家自然科學(xué)基金(No.61376025，No.61301111);江蘇省高校自然科學(xué)基金(No.13KJB510039);江蘇省普通高校研究生科研實(shí)踐計(jì)劃項(xiàng)目(No.SJZZ-0182)

TN47

A

0372-2112 (2016)06-1272-07