楊　帆，何　亮，鄭　越，沈　震，劉　揚(yáng)

（中山大學(xué)電子與信息工程學(xué)院電力電子及控制技術(shù)研究所，廣州510275）

選擇區(qū)域外延槽柵結(jié)構(gòu)GaN常關(guān)型MOSFET的研究

楊帆，何亮，鄭越，沈震，劉揚(yáng)

（中山大學(xué)電子與信息工程學(xué)院電力電子及控制技術(shù)研究所，廣州510275）

高性能GaN常關(guān)型功率開關(guān)器件的實(shí)現(xiàn)是目前研究的熱點(diǎn)。槽柵結(jié)構(gòu)GaN常關(guān)型MOSFET以其柵壓擺幅冗余度大、柵極漏電流小等優(yōu)勢(shì)受到廣泛關(guān)注。制備槽柵結(jié)構(gòu)GaN常關(guān)型MOSFET需要的刻蝕方法會(huì)在柵極溝道引入缺陷，影響器件的穩(wěn)定性。首先，提出選擇區(qū)域外延方法制備槽柵結(jié)構(gòu)GaN常關(guān)型MOSFET，期望避免刻蝕對(duì)柵極溝道的損傷；再通過改進(jìn)選擇區(qū)域外延工藝（包括二次生長(zhǎng)界面和異質(zhì)結(jié)構(gòu)界面的分離及抑制背景施主雜質(zhì)），使得二次生長(zhǎng)的異質(zhì)結(jié)構(gòu)質(zhì)量達(dá)到標(biāo)準(zhǔn)異質(zhì)結(jié)構(gòu)水平。研究結(jié)果表明，選擇區(qū)域外延方法能夠有效保護(hù)柵極導(dǎo)通界面，使器件具備優(yōu)越的閾值電壓穩(wěn)定性；同時(shí)也證明了選擇區(qū)域外延方法制備槽柵結(jié)構(gòu)GaN常關(guān)型MOSFET的可行性與優(yōu)越性。

AlGaN/GaN異質(zhì)結(jié)構(gòu)；常關(guān)型；MOSFET；選擇區(qū)域外延；閾值電壓穩(wěn)定性

引言

以GaN為代表的III族氮化物具有寬禁帶、高臨界擊穿場(chǎng)強(qiáng)、高電子飽和漂移速度以及高導(dǎo)通的AlGaN/GaN異質(zhì)結(jié)構(gòu)二維電子氣等優(yōu)點(diǎn)，非常適合制備高溫、高頻和大功率的功率開關(guān)器件［1］。但在實(shí)現(xiàn)GaN功率開關(guān)器件產(chǎn)業(yè)化上，仍面臨著諸多技術(shù)難點(diǎn)，基于失效安全考慮的GaN常關(guān)型功率開關(guān)器件的制備是關(guān)鍵技術(shù)之一。目前常關(guān)型GaN器件的實(shí)現(xiàn)方法有3種：結(jié)型柵結(jié)構(gòu)（p型柵）［2］、共源共柵級(jí)聯(lián)法（Cascode）［3］和槽柵結(jié)構(gòu)MOSFET［4-6］。目前，前兩種方案已經(jīng)實(shí)現(xiàn)產(chǎn)業(yè)化。原美國(guó)IR公司、Transphorm公司和加拿大GaN Systems公司都推出了基于Cascode法的常關(guān)型器件，該方法利用常開型的GaN晶體管與常關(guān)型Si基MOSFET管級(jí)聯(lián)，但多芯片的封裝會(huì)降低器件的可靠性。另外，日本Panasonic公司以及美國(guó)EPC公司采用p型柵結(jié)構(gòu)實(shí)現(xiàn)產(chǎn)業(yè)化，該結(jié)構(gòu)實(shí)現(xiàn)的工藝難度較大，需要對(duì)接入?yún)^(qū)p型層進(jìn)行刻蝕，并且還存在閾值電壓小、柵極漏電大、柵壓擺幅冗余度小、抵抗電磁干擾能力差等缺點(diǎn)。槽柵結(jié)構(gòu)MOSFET通過引入絕緣層可以解決上述p型柵的問題。槽柵結(jié)構(gòu)以其柵壓擺幅冗余度大、柵極漏電流小等優(yōu)勢(shì)有望取代上述產(chǎn)業(yè)化方案，但其實(shí)現(xiàn)產(chǎn)業(yè)化仍有閾值電壓穩(wěn)定性的問題需要解決。

GaN槽柵結(jié)構(gòu)的形成方法通常是干法刻蝕（Dry etch）。干法刻蝕不可避免地在柵極溝道處引入缺陷，劣化器件的穩(wěn)定性?；诟纳茤艠O溝道的目的，研究者提出了柵極溝道修復(fù)［7，8］、濕法腐蝕形成槽柵［9-11］等方法，本研究小組提出選擇區(qū)域外延（SAG）的方法制備槽柵結(jié)構(gòu)［12-15］，期待利用該方法減少柵極溝道的缺陷，提高器件穩(wěn)定性。

1　器件制備流程

利用選擇區(qū)域外延SAG（selective area growth）技術(shù)制備槽柵結(jié)構(gòu)MOSFET的工藝如下：首先，使用MOCVD在Si襯底上進(jìn)行GaN材料外延生長(zhǎng)；然后將一次生長(zhǎng)樣品移出MOCVD反應(yīng)腔，充分清洗后，采用等離子體增強(qiáng)型化學(xué)氣相沉積PECVD （plasma enhanced chemical vapor deposition）在其上沉積SiO2掩膜層，其沉積溫度為300℃；接著利用光刻及濕法腐蝕工藝形成柵極區(qū)域的掩膜圖形；經(jīng)過深度清潔后，將帶掩膜圖形的一次生長(zhǎng)樣品重新放入MOCVD中，在無掩膜的區(qū)域選擇性地生長(zhǎng)AlGaN/GaN異質(zhì)結(jié)構(gòu)。將樣品取出MOCVD，再次利用濕法腐蝕掉柵極區(qū)域的SiO2掩膜，即可形成凹槽柵結(jié)構(gòu)，在外延片上利用等離子體干法刻蝕（ICP）形成器件臺(tái)面隔離，并在柵極凹槽中利用ALD沉積Al2O3柵極介質(zhì)層，最后利用電子束蒸發(fā)沉積柵極及源漏極金屬。

選擇區(qū)域外延MOSFET器件結(jié)構(gòu)示意如圖1所示。

圖1　選擇區(qū)域外延MOSFET器件結(jié)構(gòu)示意Fig.1 Schematic of SAG MOSFET

2　SAG技術(shù)制備槽柵結(jié)構(gòu)工藝改進(jìn)

在選擇區(qū)域外延MOSFET中，作為導(dǎo)電有源層的AlGaN/GaN異質(zhì)結(jié)構(gòu)由MOCVD二次外延生長(zhǎng)形成，其厚度很薄，生長(zhǎng)界面衍生的缺陷會(huì)劣化材料的晶體質(zhì)量，進(jìn)而影響到異質(zhì)結(jié)構(gòu)2DEG的導(dǎo)通特性。同時(shí)異質(zhì)結(jié)構(gòu)2DEG非常接近二次生長(zhǎng)界面，其導(dǎo)通特性易受界面非理想因素的影響。而傳統(tǒng)的選擇區(qū)域外延技術(shù)用于生長(zhǎng)厚度較厚的外延層，界面衍生的缺陷會(huì)在后續(xù)的外延生長(zhǎng)中逐漸減少，材料的晶體質(zhì)量得到提高，同時(shí)界面的影響也會(huì)隨著外延厚度的增加而減弱。因此實(shí)現(xiàn)高質(zhì)量AlGaN/GaN異質(zhì)結(jié)構(gòu)的二次外延是SAG技術(shù)制備槽柵結(jié)構(gòu)的難點(diǎn)之一。SAG技術(shù)制備槽柵結(jié)構(gòu)的工藝改進(jìn)主要有2個(gè)方面：二次生長(zhǎng)界面與異質(zhì)結(jié)構(gòu)界面的分離和背景施主雜質(zhì)的抑制。

2.1二次生長(zhǎng)界面與異質(zhì)結(jié)構(gòu)界面的分離

在選擇區(qū)域外延GaN基FET中，器件接入?yún)^(qū)的AlGaN/GaN異質(zhì)結(jié)構(gòu)通過選擇區(qū)域外延的方法形成，其結(jié)構(gòu)示意如圖2所示。選擇區(qū)域外延Al-GaN/GaN異質(zhì)結(jié)構(gòu)2DEG的導(dǎo)通特性直接決定了器件的性能。在選擇區(qū)域外延技術(shù)研究過程中，直接在GaN基板上選擇區(qū)域外延AlGaN如圖2（a），其形成的AlGaN/GaN異質(zhì)結(jié)構(gòu)2DEG遷移率低，僅為35 cm2/（V·s），方塊電阻高達(dá)672 Ω/?，將導(dǎo)致器件輸出電流的下降，其主要是選擇區(qū)域外延界面與AlGaN/GaN異質(zhì)結(jié)構(gòu)界面重合所致?；谏鲜龇治?，在選擇區(qū)域外延結(jié)構(gòu)中插入GaN過渡緩沖層，將二次生長(zhǎng)界面與AlGaN/GaN異質(zhì)結(jié)界面分離，如圖2（b），避免了二次生長(zhǎng)界面的缺陷及物理沾污對(duì)異質(zhì)結(jié)構(gòu)導(dǎo)電能力的影響，如圖3所示，選擇區(qū)域外延AlGaN/GaN異質(zhì)結(jié)構(gòu)2DEG遷移率增加到350 cm2/（V·s），方塊電阻下降到193 Ω/?，有效提高了其導(dǎo)電特性。

圖2　選擇區(qū)域外延接入?yún)^(qū)AlGaN/GaN異質(zhì)結(jié)構(gòu)示意Fig.2 Schematic of SAG AlGaN/GaN heterostructure

圖3　變溫Hall測(cè)試結(jié)果Fig.3 Temperature dependent Hall measurement results

2.2背景施主雜質(zhì)的抑制

盡管通過插入GaN緩沖層，實(shí)現(xiàn)了二次生長(zhǎng)界面與異質(zhì)結(jié)構(gòu)導(dǎo)通界面的分離，提高了選擇生長(zhǎng)異質(zhì)結(jié)構(gòu)的導(dǎo)電性能（方塊電阻低至200 Ω/?），但是該異質(zhì)結(jié)構(gòu)2DEG的遷移率與標(biāo)準(zhǔn)異質(zhì)結(jié)構(gòu)相差很大，同時(shí)該結(jié)構(gòu)的面電荷密度高出標(biāo)準(zhǔn)結(jié)構(gòu)的7倍以上，如此高的電子濃度將不利于器件耐壓特性的提高。選擇區(qū)域外延層中可能存在背景摻雜。通過二次離子質(zhì)譜（SIMS）測(cè)試，證實(shí)了二次生長(zhǎng)界面處存在大量的Si元素引起背景摻雜，而O元素的含量保持不變?？紤]到利用PECVD在300℃的高溫條件下生長(zhǎng)SiO2掩膜材料時(shí)，在PECVD腔體中存在大量高溫的Si等離子體，將SiO2的生長(zhǎng)溫度由300℃降低到室溫，用于降低Si等離子體的能量，選擇區(qū)域外延界面處的Si雜質(zhì)被有效抑制，界面處Si雜質(zhì)含量下降2個(gè)量級(jí)。

在優(yōu)化的掩膜工藝基礎(chǔ)上，接入?yún)^(qū)AlGaN/GaN異質(zhì)結(jié)構(gòu)2DEG遷移率提升明顯，達(dá)到一次生長(zhǎng)AlGaN/GaN異質(zhì)結(jié)構(gòu)水平，2DEG面密度也恢復(fù)到正常一次生長(zhǎng)AlGaN/GaN異質(zhì)結(jié)構(gòu)的水平，如圖3。為了進(jìn)一步提升接入?yún)^(qū)AlGaN/GaN異質(zhì)結(jié)構(gòu)輸運(yùn)特性，降低器件的導(dǎo)通電阻，AlN spacer層被引入到AlGaN/GaN異質(zhì)結(jié)構(gòu)中，如圖2（c），AlGaN/ GaN異質(zhì)結(jié)構(gòu)2DEG遷移率提升明顯，方塊電阻下降，測(cè)試范圍5 μm×5 μm的接入?yún)^(qū)表面形貌如圖4所示，其接入?yún)^(qū)表面形貌與標(biāo)準(zhǔn)樣品相差不大。

圖4　測(cè)試范圍5 μm×5 μm的接入?yún)^(qū)表面形貌Fig.4 Surface morphology in access region with scanned area of 5 μm ×5 μm

圖5　選擇區(qū)域外延MOSFET轉(zhuǎn)移特性曲線Fig.5 Transfer characteristic of SAG MOSFET

3　器件性能

在SAG MOSFET中，接入?yún)^(qū)SAG AlGaN/GaN異質(zhì)結(jié)構(gòu)的質(zhì)量是其中一個(gè)難點(diǎn)，柵極導(dǎo)電溝道的質(zhì)量是另外一個(gè)難點(diǎn)問題。柵極溝道附近處GaN材料表面缺陷態(tài)、柵介質(zhì)層/GaN界面處的界面態(tài)及介質(zhì)層內(nèi)部的缺陷態(tài)等，都可能產(chǎn)生大量的陷阱。這些陷阱態(tài)處于或者靠近柵極溝道，不僅會(huì)引入額外的關(guān)態(tài)漏電通道，造成器件在柵極零偏壓下不能理想夾斷。當(dāng)電子占據(jù)這些陷阱態(tài)時(shí)，柵極溝道遷移率可能會(huì)受到帶電陷阱態(tài)的庫倫散射而降低，器件導(dǎo)通特性劣化。更為嚴(yán)重的問題是，這些界面陷阱態(tài)在不同的柵極開關(guān)偏壓下，電子俘獲和釋放效應(yīng)會(huì)造成閾值電壓的變化，嚴(yán)重劣化了器件工作的穩(wěn)定性。柵極溝道的質(zhì)量直接決定了器件的性能及閾值電壓的穩(wěn)定性。

在改善選擇區(qū)域外延AlGaN/GaN異質(zhì)結(jié)構(gòu)輸運(yùn)特性的基礎(chǔ)上，制備了槽柵結(jié)構(gòu)常關(guān)型MOSFET器件。有無背景施主摻雜的SAG MOSFET均為常關(guān)型器件，其閾值電壓分別為0.43 V和2.70 V。在抑制了選擇區(qū)域外延背景施主摻雜后，器件的閾值電壓正向漂移，在柵壓為0 V的情況下器件的漏電流為10-5mA/mm，實(shí)現(xiàn)了真常關(guān)，而有背景施主摻雜的SAG MOSFET漏電流高達(dá)102mA/mm。同時(shí)抑制背景施主摻雜后，器件的關(guān)態(tài)漏電流下降接近一個(gè)量級(jí)。這主要是MOS溝道中的Si雜質(zhì)被抑制后MOS溝道中自由電子減少。選擇區(qū)域外延MOSFET轉(zhuǎn)移特性曲線如圖5所示。由圖可見，在降低器件關(guān)態(tài)漏電流的同時(shí)，器件的閾值電壓產(chǎn)生正向漂移。

通過抑制界面Si摻雜，選擇區(qū)域外延方法制備槽柵結(jié)構(gòu)常關(guān)型GaN基MOSFET的技術(shù)已趨向成熟。在此基礎(chǔ)上利用傳統(tǒng)等離子體干法刻蝕（ICP）同樣制備了槽柵結(jié)構(gòu)MOSFET，兩個(gè)器件的工藝制備完全相同。選擇區(qū)域外延方法形成凹槽柵極MOS結(jié)構(gòu)的分界面具有原子級(jí)平整度及低界面態(tài)密度的優(yōu)勢(shì)。圖6是凹槽柵極制備完成后對(duì)柵極底部進(jìn)行的AFM掃描，由圖見使用SAG方法制備的槽型柵極底部可以看到清晰的GaN臺(tái)階流形貌。該結(jié)果表明SAG方法可以有效避免干法刻蝕損傷，保護(hù)柵極溝道處的GaN表面。

圖6　AFM測(cè)試柵極底部GaN的表面形貌Fig.6 AFM morphology of trench gate region

圖7SAG和ICP MOSFET轉(zhuǎn)移特性曲線Fig.7 Transfer characteristic of SAG and ICP MOSFET

圖7是SAG和ICP器件的I-V特性曲線。從圖7（b）可以看出，使用2種不同方法制備的槽型柵極器件都實(shí)現(xiàn)了常關(guān)。從圖7（a）可以看出，在柵壓為0 V時(shí)，SAG MSOFET器件已經(jīng)關(guān)斷，而ICP MOSFET器件還有10-2mA/mm的漏電流，該現(xiàn)象說明ICP MOSFET器件不能實(shí)現(xiàn)真常關(guān)。王青鵬等［16］的工作發(fā)現(xiàn)，干法刻蝕后會(huì)在GaN表面引入氮空位，而氮空位可以等效為帶正電的施主陷阱，在0 V的柵壓下仍然會(huì)吸引電子到溝道處，使器件不能實(shí)現(xiàn)真常關(guān)。而使用SAG技術(shù)制備的MOSFET器件，避免了由于等離子體刻蝕帶來的氮空位的引入，因此有更好的亞閾值特性。在器件進(jìn)行轉(zhuǎn)移特性的正向掃描時(shí)，柵壓給界面陷阱進(jìn)行充電，而在反向掃描時(shí)，由于部分陷阱不能馬上釋放，電離的受主陷阱態(tài)等效為負(fù)電中心，會(huì)排斥電子在MOS界面的積累，因此導(dǎo)致回滯窗口的形成。

SAG和ICP MOSFET閾值電壓穩(wěn)定性測(cè)試結(jié)果如圖8所示。從圖8對(duì)比可以看到，在對(duì)器件進(jìn)行不同柵壓下的轉(zhuǎn)移特性回滯掃描，SAG MOSFET具有更好的閾值電壓穩(wěn)定性，在柵壓為10 V時(shí)回滯窗口小于55 mV。鑒于2個(gè)器件在制備過程中沉積了完全相同的Al2O3作為柵介質(zhì)層，且柵極底部GaN體材料生長(zhǎng)參數(shù)相同材料特性一致，因此可以推斷導(dǎo)致器件出現(xiàn)閾值電壓不穩(wěn)定性的原因是Al2O3與GaN界面陷阱。研究表明SAG技術(shù)制備的器件可以實(shí)現(xiàn)非常優(yōu)異的器件穩(wěn)定性。

圖8　SAG和ICP MOSFET閾值電壓穩(wěn)定性測(cè)試結(jié)果Fig.8 Threshold voltage stability measurement results of SAG and ICP MOSFET

4　結(jié)語

在SAG技術(shù)制備槽柵結(jié)構(gòu)中通過生長(zhǎng)界面與異質(zhì)結(jié)構(gòu)界面的分離及背景施主雜質(zhì)的抑制，實(shí)現(xiàn)選擇區(qū)域外延AlGaN/GaN異質(zhì)結(jié)構(gòu)高的輸運(yùn)特性使其達(dá)到標(biāo)準(zhǔn)異質(zhì)結(jié)構(gòu)的水平?；谶@一技術(shù)制備的槽柵結(jié)構(gòu)GaN常關(guān)型MOSFET可以有效避免刻蝕方法所引入的缺陷，使器件具備真正的常關(guān)特性，并實(shí)現(xiàn)了轉(zhuǎn)高的閾值電壓穩(wěn)定性。研究表明選擇區(qū)域外延技術(shù)在制備常關(guān)型GaN槽柵結(jié)構(gòu)MOSFET的可行性與優(yōu)越性。

［1］馬煥，王康平，楊旭，等.GaN器件的LLC諧振變換器的優(yōu)化設(shè)計(jì)［J］.電源學(xué)報(bào)，2015，13（1）：21-27. Ma Huan，Wang Kangping，Yang Xu，et al.Optimal design of GaN-based LLC resonant converter［J］.Journal of Power Supply，2015，13（1）：21-27（in Chinese）.

［2］Marcon D，Saripalli Y N，Decoutere S.200mm GaN-on-Si epitaxy and e-mode device technology［C］.Proceedings of the 2015 IEEE International Electron Devices Meeting （IEDM），2015：16.12.11-16.12.14.

［3］Huang Xiucheng，Liu Zhengyang，Lee F C，et al.Characterization and enhancement of High-voltage cascode GaN devices［J］.IEEE Trans.Electron Devices，2015，62（2）：270-277.

［4］Lanford W B，Tanaka T，Otoki Y，et al.Recessed-gate enhancement-mode GaN HEMT with high threshold voltage ［J］.Electronics Letters，2005，41（7）：449-450.

［5］Wang Maojun，Wang Ye，Zhang Chuan，et al.900 V/1.6 mΩ·cm2normally off Al2O3/GaN MOSFET on silicon substrate［J］.IEEE Trans.Electron Devices，2014，61（6）：2035-2040.

［6］Im K S，Ha J B，Kim K W，et al.Normally off GaN MOSFET based on AlGaN/GaN heterostructure with extremely high 2DEG density grown on silicon substrate［J］.IEEE Electron Device Letters，2010，31（3）：192-194.

［7］Cai Yong，Zhou Yugang，Chen K J，et al.High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasma treatment［J］.IEEE Electron Device Letters，2005，26（7）：435-437.

［8］Huang Sen，Jiang Qimeng，Wei Ke，et al.High-temperature low-damage gate recess technique and ozone-assisted ALD-grown Al2O3gate dielectric for high-performance normally-off GaN MIS-HEMTs［C］.Proceedings of the 2014 IEEE International Electron Devices Meeting（IEDM），2014：17.4.1.-17.4.4.

［9］Tang Cen，Xie Gang，Sheng Kuang.Enhancement-mode GaN-on-Silicon MOS-HEMT using pure wet etch technique ［C］.Proceedings of the Power Semiconductor Devices& IC's（ISPSD），2015：333-336.

［10］Wang Ye，Wang Maojun，Xie Bing，et al.High-performance normally-off MOSFET using a wet etching-based gate recess technique［J］.IEEE Electron Device Letters，2013，34（11）：1370-1372.

［11］Xu Zhe，Wang Jinyan，Liu Yang，et al.Fabrication of normally off AlGaN/GaN MOSFET using a self-terminating gate recess etching technique［J］.IEEE Electron Device Letters，2013，34（7）：855-857.

［12］Wen Yuhua，He Zhiyuan，Li Jialin，et al.Enhancementmode AlGaN/GaN heterostructure field effect transistors fabricated by selective area growth technique［J］.Applied Physics Letters，2011，98（7）：3319-3327.

［13］He Zhiyuan，Li Jialin，Wen Yuhua，et al.Comparison of two types of recessed-gate normally-off AlGaN/GaN heterostructure field effect transistors［J］.Japanese Journal of Applied Physics，2012，51（5R）：054103-1-054103-5.

［14］Yao Yao，He Zhiyuan，Yang Fan，et al.Normally-off GaN recessed-gate MOSFET fabricated by selective area growth technique［J］.Applied Physics Express，2014，7（1）：016502 -1-016502-4.

［15］Yang Fan，Yao Yao，He Zhiyuan，et al.The suppression of background doping in selective area growth technique for high performance normally-off AlGaN/GaN MOSFET［J］.Journal of Materials Science：Materials in Electronics，2015，26（12）：9753-9758.

［16］Wang Qingpeng，Jiang Ying，Miyashita T，et al.Process dependency on threshold voltage of GaN MOSFET on Al-GaN/GaN heterostructure［J］.Solid-State Electronics，2014，99（9）：59-64.

Research on GaN Based Trench Gate Normally-off MOSFET Using Selective Area Growth Technique

YANG Fan，HE Liang，ZHENG Yue，SHEN Zhen，LIU Yang
（School of Electronics and Information Technology，Institute of Power Electronics and Control Technology，Sun Yat-Sen University，Guangzhou 510275，China）

The realization of high performance GaN normally-off power switching device is a hotspot in present study.Trench gate MOSFET is attractive for its large gate voltage swing and low gate leakage current.The trench gate structure is commonly formed by etch method which will introduce defect at metal-oxide-semiconductor（MOS）channel. First，the selective area growth（SAG）technique is proposed to realize trench gate normally-off MOSFET for the purpose of avoiding defect at gate channel in this paper.Then through the improvement of SAG technique including separating the SAG interface and hetero-interface and suppressing the background doping，high quality AlGaN/GaN heterostructure is regrown.The research result shows that SAG technique can retain the smooth surface in gate channel leading to superior threshold voltage stability which demonstrates SAG technique as the promising way for fabricating high performance trench gate normally-off MOSFET.

AlGaN/GaN heterostructure；normally-off；MOSFET；selective area growth；threshold voltage stability

楊帆

10.13234/j.issn.2095-2805.2016.4.14

O472.4

A

2016-05-11 基金項(xiàng)目：國(guó)家自然科學(xué)基金資助項(xiàng)目（51177175，61274039，61574173）；國(guó)家高技術(shù)研究發(fā)展計(jì)劃資助項(xiàng)目（863計(jì)劃）（2014AA032606）；廣東省科技計(jì)劃資助項(xiàng)目（2014B0505 05009，2015B010132007）；廣東省自然科學(xué)基金資助項(xiàng)目（2015A030312011）；廣州市科技計(jì)劃資助項(xiàng)目（2015 08010048）；集成光電子學(xué)國(guó)家重點(diǎn)聯(lián)合實(shí)驗(yàn)室開放課題資助項(xiàng)目（IOSKL2014KF17）。 Project Supported by the National Natural Science Foundation of China（51177175，61274039，61574173）；the National Hightech R&D Program of China（863 Program）（2014AA032606）；the Science&Technology Plan of Guangdong Province，China （2014B050505009，2015B010132007）；GuangdongNatural Science Foundation（2015A030312011）；the Science& Technology Plan of Guangzhou，China（2015080100 48）；the Opened Fund of The State Key Laboratory on Integrated Optoelectronics（IOSKL2014KF17）

楊帆（1989-），男，博士研究生，研究方向：GaN電力電子器件材料外延生長(zhǎng)，E-mail：yangf23@mail2.sysu.edu.cn。

何亮（1988-），男，博士研究生，研究方向：GaN電力電子器件材料外延生長(zhǎng)及器 件 制 備 ，E-mail：he_liang_mail@163. com。

鄭越（1991-），男，碩士研究生，研究方向：GaN電力電子器件制備，E-mail：zhengy29@mail2.sysu.edu.cn。

沈震（1986-），男，博士研究生，研究方向：GaN電力電子器件制備，E-mail：hp10001@126.com。

劉揚(yáng)（1969-），男，通信作者，博士，教授，研究方向：寬禁帶半導(dǎo)體材料與器件，E-mail：liuy69@mail.sysu.edu.cn。