董澤政，吳新科，盛　況，張軍明

（浙江大學(xué)電氣工程學(xué)院，杭州310027）

共源極電感對SiC MOSFET開關(guān)損耗影響的研究

董澤政，吳新科，盛況，張軍明

（浙江大學(xué)電氣工程學(xué)院，杭州310027）

共源極電感同時存在于功率MOSFET的功率回路和門極驅(qū)動回路中，影響器件的開關(guān)特性和開關(guān)損耗。共源極電感的影響將隨著器件開關(guān)速度和開關(guān)頻率的提高而顯得更為嚴(yán)重。碳化硅（SiC）MOSFET相對于硅器件的材料優(yōu)勢使其可以實(shí)現(xiàn)更快速的開關(guān)過程，共源極電感的影響更加需要考慮。首先分析了現(xiàn)有功率開關(guān)損耗測量方法的優(yōu)劣，然后選用一種通過測量結(jié)溫升和熱阻的方法來測量SiC MOSFET的開關(guān)損耗，最后搭建了一臺輸出功率1 kW、輸出電壓800 V的全碳化硅Boost樣機(jī)，從100 kHz到500 kHz進(jìn)行實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，當(dāng)不含共源極電感時SiC MOSFET的開通損耗、關(guān)斷損耗均有所減小。

共源極電感；開關(guān)損耗；碳化硅（SiC）MOSFET

引言

近年來，隨著寬禁帶器件的不斷發(fā)展，碳化硅基MOSFET在電機(jī)驅(qū)動、光伏逆變器等場合得到了廣泛研究［1-2］。碳化硅器件相比傳統(tǒng)的硅基器件，具有較小的結(jié)電容和很高的開關(guān)速度，導(dǎo)致回路中極高的開關(guān)速度di/dt及dv/dt。因此，回路寄生參數(shù)對于器件的應(yīng)力、損耗和EMI干擾的影響需要認(rèn)真對待。寄生參數(shù)中的共源極電感會使器件開關(guān)速度減慢，從而對器件的開關(guān)損耗產(chǎn)生影響。

回路寄生參數(shù)對于器件開關(guān)特性的影響主要包括器件的開關(guān)速度（di/dt、dv/dt）、器件的開關(guān)時間，電壓電流應(yīng)力以及開關(guān)損耗。文獻(xiàn)［3］中分析了主功率回路電感LDS、門極回路電感LGS以及共源極電感LSS對于CoolMOS開關(guān)特性的影響，認(rèn)為LDS主要影響開關(guān)時的振蕩和器件總的電壓電流應(yīng)力，而LSS主要影響開關(guān)損耗；文獻(xiàn)［4］通過改變電路中SiC MOSFET源端封裝引腳長度研究了共源極電感對于SiC MOSFET開關(guān)損耗值的影響，表明器件的開通和關(guān)斷損耗值均隨著共源極電感的增大而增加；文獻(xiàn)［5，6］也得到了類似的結(jié)論；文獻(xiàn)［7］也分析了寄生電感對于SiC MOSFET的開關(guān)特性影響，通過在DBC板上額外串入一段3.15 nH的共源極電感，使用電流互感器測量源極電流，進(jìn)行雙脈沖實(shí)驗(yàn)，得出的結(jié)論是共源極電感會增加SiC 基MOSFET的開通損耗，而對于關(guān)斷損耗幾乎無影響。

以上文獻(xiàn)中均是采用雙脈沖電路，直接測量MOSFET的漏源電壓和電流，然后將電壓和電流乘積積分后得到器件的開關(guān)損耗。這種直接測量電壓電流計(jì)算損耗的方法簡單易行，而且非常直觀，但是存在一定的不足［8］：（1）測量電路只能測量器件外部的漏極或者源極電流，由于器件寄生電容的存在，實(shí)際開通過程中流過芯片溝道內(nèi)部的電流包含漏極電流和電容CDS的放電電流兩部分［9］，因此開通過程中實(shí)際損耗在器件內(nèi)部的能量大于測量波形乘積的積分值，關(guān)斷時實(shí)際損耗在器件內(nèi)部的能量小于測量波形乘積的積分值。（2）測量電流時電路必然需要串入一定的測量元件 （同軸電阻或者電流互感器），必然會改變電路布局，帶入額外的寄生電感值。

本文針對該方法存在的不足，選用了一種通過測量芯片結(jié)溫升和芯片熱阻然后計(jì)算得到芯片損耗的方法來研究共源極電感對于SiC MOSFET開關(guān)損耗的影響。在該實(shí)驗(yàn)方法的基礎(chǔ)上設(shè)計(jì)了1臺1 kW/800 V輸出的全碳化硅Boost電路樣機(jī)進(jìn)行實(shí)驗(yàn)分析。

1　實(shí)驗(yàn)原理及損耗分析

1.1損耗分析

圖1中給出了SiC芯片與散熱器的空間物理結(jié)構(gòu)。本文關(guān)注的是共源極電感對于SiC MOSFET開關(guān)損耗的影響，通過測量電路樣機(jī)的熱阻和實(shí)際電路開關(guān)工作的芯片溫升間接得到器件損耗［11］。以Boost電路為例進(jìn)行分析。

圖1　SiC芯片與散熱器的空間物理結(jié)構(gòu)Fig.1 Physical structure from SiC chip to heatsick

當(dāng)Boost電路持續(xù)工作至穩(wěn)定狀態(tài)，芯片結(jié)溫也趨于穩(wěn)定。此時測量芯片中心至散熱器的結(jié)溫差，則芯片內(nèi)部的總損耗值為

式中：ΔTj為芯片結(jié)溫與散熱器溫度差值；RJH為芯片到散熱器等效熱阻值。

芯片總損耗Pchip分成芯片的驅(qū)動損耗、導(dǎo)通損耗和開關(guān)損耗，即

式中：Pdr為芯片內(nèi)部門極電阻上驅(qū)動損耗；Pcon為導(dǎo)通損耗；Psw為開關(guān)損耗，其中

式中：ΔVg為門極正反電壓之差；Qg為門極電荷總量；fs為器件開關(guān)頻率；Rg為門極回路總電阻值；Rg_in為器件內(nèi)部門極電阻值；ID為電感電流平均值；ΔID為電感電流峰一峰值；D為器件開關(guān)管導(dǎo)通時間的占空比；Ron為開關(guān)管的導(dǎo)通電阻。

1.2開通和關(guān)斷的損耗區(qū)分

為了能夠區(qū)分損耗分析中的開通和關(guān)斷損耗，本文采用文獻(xiàn)［9］中的實(shí)驗(yàn)方法進(jìn)行分析。

第1組實(shí)驗(yàn)：使開關(guān)管工作在連續(xù)導(dǎo)通模式，硬開通和硬關(guān)斷，開關(guān)損耗表示為

第2組為參照實(shí)驗(yàn)：使開關(guān)管工作在零電壓開通，而保持關(guān)斷時的電壓、電流與第1組相同，此時得到的開關(guān)損耗全部為關(guān)斷損耗值，開關(guān)損耗表示為

式中：Esw_1、Esw_2分別為第1組實(shí)驗(yàn)和第2組實(shí)驗(yàn)的器件總開關(guān)損耗值；Eon和Eoff分別對應(yīng)開通損耗和關(guān)斷損耗；Eoff_2為第2組實(shí)驗(yàn)的關(guān)斷損耗。

兩組實(shí)驗(yàn)器件關(guān)斷時的電壓和電流完全相同，兩組實(shí)驗(yàn)的關(guān)斷損耗值也相等，即

式中，Eoff_1為第1組實(shí)驗(yàn)的關(guān)斷損耗。則硬開關(guān)開通損耗為

圖2　共源寄生回路的電感示意Fig.2　Schematic of common source inductance in the loop

圖2為實(shí)驗(yàn)中MOSFET寄生共源電感在回路中的示意簡圖。由于普通的MOSFET器件封裝中，驅(qū)動和功率共用源端，造成了共源電感。共源極電感對器件的開關(guān)過程是不利的，一方面它會加劇開關(guān)過程的電壓電流振蕩，另一方面它會減慢開關(guān)過程增加開關(guān)損耗。本文主要針對共源極電感對開關(guān)損耗的影響進(jìn)行研究，所以先不考慮其對于開關(guān)過程振蕩的影響。當(dāng)開關(guān)回路包含共源極電感時，開關(guān)過程中電流的變化率會降低，這是由于共源極電感使得門極電壓和電流變化率之間存在負(fù)反饋關(guān)系，表示為

式中：Vgs為門極電壓；Ls為共源電感值；id為外部測到的漏源間電流，當(dāng)id較大的時候，did/dt約等于dich/dt。從式（9）可以看出，隨著Vgs的增加，did/ dt減小，即dich/dt減少，開關(guān)時間增加。另一方面，漏源電壓的變化是通過結(jié)電容的充放電實(shí)現(xiàn)，其主要過程存在Miller平臺，使得充放電電流變化率很小，所以共源極電感對漏源電壓的變化率影響很小。

圖3、圖4分別為實(shí)驗(yàn)中MOSFET硬開關(guān)和軟開關(guān)條件下的波形對比。由圖可見，圖中Eon_cs和E-off_1_cs分別為包含共源電感的硬開關(guān)電路的開通和關(guān)斷損耗。共源極電感的引入增加了開通和關(guān)斷時間，增加了開通和關(guān)斷損耗。

圖3　包含和不包含共源極電感的硬開關(guān)損耗波形Fig.3　Waveforms of loss under hard-switching with and without CSI

圖4　ZVS軟開關(guān)損耗波形Fig.4　Waveforms of loss under ZVS soft-switching

1.3熱阻值測量

本文采用熱成像儀讀取芯片的表面溫度。校準(zhǔn)熱成像儀，紅外發(fā)射率調(diào)整為0.90。使芯片工作在持續(xù)導(dǎo)通狀態(tài)下，此時芯片結(jié)溫的上升全部來自導(dǎo)通損耗自發(fā)熱產(chǎn)生的熱量。通過改變導(dǎo)通電流得到不同導(dǎo)通電流時的芯片結(jié)溫上升值，測量芯片兩端電壓和電流得到此時的芯片損耗。熱阻值擬合結(jié)果如圖5中所示。由圖可以看出，芯片結(jié)到散熱器的總熱阻值為1.562 K/W。

圖5　熱阻抗值擬合結(jié)果Fig.5　Fitting result of thermal impendance

2　全碳化硅Boost平臺的搭建、實(shí)驗(yàn)測試及結(jié)果分析

2.1平臺搭建

搭建了1臺由SiC MOSFET和SiC SBD組成的Boost樣機(jī)，電路結(jié)構(gòu)如圖6所示，參數(shù)表1所示。

圖6　Boost電路測試平臺Fig.6　Boost circuit test platform

表1　全碳化硅模塊參數(shù)Tab.1　Parameters of All-SiC module

圖7為全碳化硅 Boost橋臂模塊，SiC MOSFET、SiC SBD和瓷片電容Co_C焊接在模塊上。圖中從G和S端進(jìn)行驅(qū)動時，不含共源極電感。從G和S1端進(jìn)行驅(qū)動時，包含共源極寄生電感LS，該電感值大小采用Ansys Q3D仿真得到，約為8.5 nH，與目前SiC MOSFET采用的TO-247封裝的共源極電感值近似。

圖7　全碳化硅boost模塊Fig.7　All-SiC boost module

2.2實(shí)驗(yàn)測試及結(jié)果分析

實(shí)驗(yàn)平臺實(shí)物如圖8所示，圖中驅(qū)動電路信號由信號發(fā)生器經(jīng)光耦隔離，輸出電壓為-5~20 V，外接門極驅(qū)動電阻大小為1 Ω。

實(shí)驗(yàn)所用的直流電源和測試儀表如表2所示。

實(shí)驗(yàn)采用開環(huán)測試，保持Boost電路輸入電壓為200 V，輸出電壓為800 V，阻性負(fù)載，輸出功率在1 kW左右。

圖8　Boost測試平臺實(shí)物Fig.8　Prototype of boost test platform

表2　實(shí)驗(yàn)測量儀表Tab.2　Instruments of experiment

硬開關(guān)實(shí)驗(yàn)，驅(qū)動分別加在G、S兩端（不含共源極電感Ls）和G、S1兩端（包含共源極電感Ls），電路電感保持在0.68 mH左右，分別測試從100 kHz 到500 kHz（間隔100 kHz）的器件損耗。實(shí)驗(yàn)波形與損耗分析分別如圖9~圖14所示。

圖9為輸出功率1 kW時硬開關(guān)波形，圖9（a）為包含共源極電感的開關(guān)波形。由圖可以看出，開通和關(guān)斷時門極電壓波形相比圖（b）不含共源極電感的波形有更為明顯的振蕩現(xiàn)象。

圖10為根據(jù)上述分析方法得到的損耗，圖中S對應(yīng)表示不含共源極電感，S1代表含共源極電感。由圖可以看出在該電路的工作狀態(tài)下器件的開通損耗值遠(yuǎn)大于器件的關(guān)斷損耗值，結(jié)果和文獻(xiàn)［10、11］一致，是高壓MOS器件的一個重要特性；同時，共源極電感增大了器件的開通損耗值，但是由于關(guān)斷損耗值非常小，在500 kHz時仍小于總輸出功率的0.5%，節(jié)溫溫升小于10°C，此時考慮到熱成像儀精度（±2°C）及環(huán)境溫度波動，所以實(shí)驗(yàn)結(jié)果表現(xiàn)出的共源極電感對于關(guān)斷損耗影響并不明顯。

圖11為器件總開關(guān)損耗和頻率的關(guān)系，擬合得到的直線斜率即為器件單次開關(guān)損耗的能量。參照圖11同樣可以得出器件單次開通和單次關(guān)斷的能量值大小。

圖9　輸出功率1 kW時硬開關(guān)實(shí)驗(yàn)波形Fig.9　Experimental waveforms of hard-switching at output power 1 kW

圖10　硬開關(guān)損耗Fig.10　Loss of hard-switching

圖11　總開關(guān)損耗和頻率關(guān)系Fig.11　Relationship of total switching loss and frequency

圖12　輸出功率1 kW時硬開關(guān)單次開通、關(guān)斷能量Fig.12　Switching energy in one cycle of turn-on and turn-off in hard switching experiment at output power 1kW

圖12為SiC基MOSFET硬開關(guān)單次開通和關(guān)斷能量對比。由圖可以看出，當(dāng)不含8.5 nH的共源極電感時，在本文實(shí)驗(yàn)條件下SiC MOSFET的硬開關(guān)時開通時單次開關(guān)能量由151.0 μJ下降到137.5 μJ，下降了8.9%；關(guān)斷時的差別并不明顯，原因如前文分析。

為了進(jìn)一步觀察共源極電感對于SiC MOSFET關(guān)斷損耗的影響，增大ZVS軟開關(guān)實(shí)驗(yàn)的關(guān)斷電流進(jìn)行試驗(yàn)。圖13為輸出功率1 kW時軟開關(guān)波形，圖（a）為含有共源極電感的開關(guān)波形，因?yàn)槭橇汶妷洪_通，所以開通波形和圖（b）不含共源極電感的波形一致。但關(guān)斷時門極電壓波形相比于圖（b）有更為明顯的振蕩現(xiàn)象。

圖13　1 kW軟開關(guān)波形（500 kHz）Fig.13　Soft-switching waveforms at output power 1 kW （500 kHz）

圖14是同為1 kW輸出功率時SiC MOSFET硬開關(guān)和軟開關(guān)的單次開關(guān)能量。當(dāng)不含8.5 nH的共源極電感，SiC基MOSFET在實(shí)驗(yàn)條件下的硬開關(guān)單次開關(guān)能量由162.0 μJ下降到148.4 μJ，下降了8.6%，軟開關(guān)單次開關(guān)能量由22.6 μJ下降到19.8 μJ，下降了12.4%。

圖14　1 kW時單次總開關(guān)能量Fig14　1 kW switching energy in one cycle for hard switching and soft switching experiment

3　結(jié)語

本文就共源極電感對于SiC MOSFET的開關(guān)損耗影響進(jìn)行了分析。通過測量芯片結(jié)溫溫升和芯片熱阻的方法間接得到芯片的損耗。并且通過采用零電壓開通的實(shí)驗(yàn)方法分別對比和分析了共源極電感對于開通和關(guān)斷損耗的影響。實(shí)驗(yàn)結(jié)果表明共源極電感的存在增大了SiC MOSFET的開通損耗以及關(guān)斷損耗。所以在具體的應(yīng)用特別是高頻中應(yīng)該注意優(yōu)化電路參數(shù)，避免共源極電感導(dǎo)致額外的開關(guān)損耗。

［1］徐德鴻，陳文杰，何國鋒，等.新能源對電力電子提出的新課題［J］.電源學(xué)報(bào)，2014，12（6）：4-9. Xu Dehong，Chen Wenjie，He Guofeng，et al.New power electronics topics brought by the development of renewable energy［J］.Journal of Power Supply，2014，12（6）：4-9（in Chinese）.

［2］胡光鋮，陳敏，陳燁楠，等.基于SiC MOSFET戶用光伏逆變器的效率分析［J］.電源學(xué)報(bào)，2014，12（6）：53-58. Hu Guangcheng，Chen Min，Chen Yenan，et al.Efficiency analysis of household PV inverter based on SiC MOSFET ［J］.Journal of Power Supply，2014，12（6）：53-58（in Chinese）.

［3］Chen Zheng，Boroyevich D，Burgos R.Experimental parametric study of the parasitic inductance influence on MOSFET switching characteristics［C］.Power Electronics Conference（IPEC），2010 International，IEEE，2010：164-169.

［4］Li Helong，Munk-Nielsen S.Detail study of SiC MOSFET switching characteristics［C］.Power Electronics for Distributed Generation Systems（PEDG），2014 IEEE 5th International Symposium on，IEEE，2014：1-5.

［5］Nayak P，Krishna M V，Vasudevakrishna K，et al.Study of the effects of parasitic inductances and device capacitances on 1200 V，35 A SiC MOSFET based voltage source inverter design［C］.Power Electronics，Drives and Energy Systems （PEDES），2014 IEEE International Conference on，IEEE，2014：1-6.

［6］Anthon A，Hernandez J C，Zhang Zhe，et al.Switching investigations on a SiC MOSFET in a TO-247 package［C］. Industrial Electronics Society，IECON 2014，40th Annual Conference of the IEEE.IEEE，2014：1854-1860.

［7］Wang Zhaohui，Zhang Junming，Wu Xinke，et al.Analysis of stray inductance’s influence on SiC MOSFET switching performance［C］.Energy Conversion Congress and Exposition（ECCE），2014 IEEE.IEEE，2014：2838-2843.

［8］Cougo B，Schneider H，Meynard T.High current ripple for power density and efficiency improvement in wide bandgap transistor-based buck converters［J］.Power Electronics，IEEE Transactions on，2015，30（8）：4489-4504.

［9］Xiong Yali，Sun Shan，Jia Hongwei，et al.New physical insights on power MOSFET switching losses［J］.Power Electronics，IEEE Transactions on，2009，24（2）：525-531.

［10］Wang Jianjing，Chung H S，Li R T.Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance［J］.Power Electronics，IEEE Transactions on，2013，28（1）：573-590.

［11］Zhong Xueqian，Wu Xinke，Zhou Weicheng，et al.Design and experimental analysis of a 1 kW，800 kHz all-SiC boost DC-DC converter［C］.Applied Power Electronics Conference and Exposition（APEC），2014 Twenty-Ninth Annual IEEE. IEEE，2014：492-492.

Impact of Common Source Inductance on Switching Loss of SiC MOSFET

DONG Zezheng，WU Xinke，SHENG Kuang，ZHANG Junming
（College of Electrical Engineering，Zhejiang University，Hangzhou 310027，China）

Common source inductance（CSI）exists both on the power loop and the gate driver loop of a power electronic circuit，impacting the switching characteristics and losses of devices.The higher the switching speed and frequency is，the severer the impact is.SiC MOSFETs can switch much faster compared to its Si-based counterpart due to its material superiority，so it’s more important to study the impact of common source inductance on switching loss of SiC MOSFET.First，the benefits and drawbacks of common means to measure device switching loss is in this paper analyzed，then a method of measuring temperature rise and thermal resistance is adopted.Finally，a 1 kW，800 V output all-SiC boost DC-DC converter is built to accomplish this study，and the converter works from 100 kHz to 500 kHz at intervals of 100 kHz.The experiment results show that the turn on loss and turn off loss will be reduced when eliminating the common source inductance.

common source inductance；switching loss；SiC MOSFETs

董澤政

10.13234/j.issn.2095-2805.2016.4.112

TM 461.5

A

2016-04-09

董澤政（1991-），男，博士研究生，研究方向：碳化硅器件的應(yīng)用與封裝，E-mail：dongzz1218@zju.edu.cn。

吳新科（1978-），男，通信作者，博士，教授，博士生導(dǎo)師，研究方向：高頻高密度軟開關(guān)變流技術(shù)，E-mail：wuxinke@zju.edu.cn。

盛況（1974-），男，博士，教授，博士生導(dǎo)師，研究方向：新型電力電子器件及應(yīng)用，E-mail：shengk@zju.edu.cn。

張軍明（1975-），男，博士，教授，博士生導(dǎo)師，研究方向：電力電子新能源變換和儲存技術(shù)，E-mail：zhangjm@zju.edu.cn。