巴騰飛　李　艷　梁　美（北京交通大學(xué)電氣工程學(xué)院　北京　100044）

?

寄生參數(shù)對SiC MOSFET柵源極電壓影響的研究

巴騰飛李艷梁美
（北京交通大學(xué)電氣工程學(xué)院北京100044）

為分析寄生參數(shù)對開關(guān)過程中碳化硅（SiC）MOSFET柵源極電壓的影響，首先建立了基于同步Buck變換器的SiC MOSFET開通和關(guān)斷過程的數(shù)學(xué)模型；然后通過仿真和實驗結(jié)果對比，驗證了寄生參數(shù)帶來的影響；最后分析了開關(guān)過程中各寄生參數(shù)對SiC MOSFET柵源極電壓的影響。

SiC MOSFET寄生參數(shù)開關(guān)模型柵源極電壓

0　引言

新型寬禁帶半導(dǎo)體器件碳化硅（Silicon Carbide，SiC）MOSFET以其高速開關(guān)能力、低通態(tài)電阻、高結(jié)溫、高耐壓等特點［1-4］得到廣泛應(yīng)用。其優(yōu)良的開關(guān)性能有利于減小開關(guān)損耗及死區(qū)時間，提高開關(guān)頻率，減小變換器中無源元件的體積，有效提高變換器的功率密度［5-8］。而隨著開關(guān)頻率的提高，開關(guān)速度也進一步提升，開關(guān)過程中產(chǎn)生更高的 dv/dt［9］。同時SiC MOSFET的閾值電壓較低［7］，柵源極能承受的最大負(fù)向電壓較小，且柵極內(nèi)阻較大，在橋式電路中應(yīng)用SiC MOSFET受其他開關(guān)管開關(guān)動作的影響會更容易出現(xiàn)誤導(dǎo)通或柵源極擊穿，制約了SiC MOSFET的應(yīng)用。

在高頻電路中寄生參數(shù)對開關(guān)管開關(guān)特性的影響越發(fā)明顯。文獻［10，11］分析了寄生電容和柵極阻抗對MOSFET柵源極電壓的影響，并進行了仿真對比，但未進行實驗驗證。文獻［12］研究了共源電感對MOSFET柵源極電壓的影響，但并未考慮開關(guān)回路中其他寄生電感的影響。二極管的反向恢復(fù)特性對開關(guān)管的開關(guān)過程也具有重要影響［13，14］。文獻［15］不僅考慮了開關(guān)回路的寄生電容和寄生電感，還考慮了MOSFET的寄生二極管反向恢復(fù)特性的影響。但主要分析了寄生參數(shù)對MOSFET誤導(dǎo)通的影響，而沒有研究寄生參數(shù)對MOSFET柵源極擊穿的影響。本文將對上述兩種現(xiàn)象進行具體的分析研究，討論各寄生參數(shù)對MOSFET柵源極電壓的影響。

為了研究各寄生參數(shù)對MOSFET柵源極電壓的影響，還需要建立仿真模型進行仿真分析。文獻［16］給出了SiC MOSFET的物理模型，但此模型不能用于分析SiC MOSFET的開關(guān)過程。文獻［17］中的數(shù)學(xué)模型計算復(fù)雜，為簡化計算忽略了部分寄生參數(shù)的影響，不能準(zhǔn)確反映某些寄生參數(shù)的影響。文獻［15］中基于同步Buck變換器的數(shù)學(xué)模型不僅包含了開關(guān)回路中所有的寄生參數(shù)，而且求解簡單，但僅分析了MOSFET的開通過程，并未分析MOSFET的關(guān)斷過程。由于同步Buck變換器中兩只MOSFET的結(jié)構(gòu)類似于橋式結(jié)構(gòu)，在主開關(guān)管開關(guān)過程中也會造成同步開關(guān)管的柵源極電壓變化，且變換器結(jié)構(gòu)簡單，利于分析研究，因此本文建立了基于同步Buck變換器的SiC MOSFET開通和關(guān)斷過程的數(shù)學(xué)模型。利用此數(shù)學(xué)模型不僅能分析SiC MOSFET的開通和關(guān)斷過程以及其柵源極電壓發(fā)生變化的具體原因，還能對寄生參數(shù)的影響進行仿真驗證。

為了研究寄生參數(shù)對SiC MOSFET柵源極電壓的影響，本文首先建立了基于同步Buck變換器的主開關(guān)管開通和關(guān)斷過程的數(shù)學(xué)模型，分階段分析SiC MOSFET的開通和關(guān)斷過程及其柵源極電壓發(fā)生變化的具體原因；然后通過實驗和仿真對比來驗證寄生參數(shù)的影響；最后分析了開關(guān)回路中各寄生參數(shù)對SiC MOSFET柵源極電壓的影響。

1　開關(guān)過程的數(shù)學(xué)模型

考慮寄生參數(shù)的同步Buck變換器電路如圖1所示。圖中虛線框中表示帶封裝的開關(guān)管Q1和Q2。Q1的寄生參數(shù)包括極間寄生電容 Cgs1、Cgd1、Cds1，寄生電感 Lg1_in、Ld1_in、Ls1_in以及柵極內(nèi)部電阻Rg1_in。Q2的寄生參數(shù)包括極間寄生電容 Cgs2、Cgd2、Cds2，寄生電感 Lg2_in、Ld2_in、Ls2_in以及柵極內(nèi)部電阻Rg2_in。外電路中的寄生參數(shù)包括 PCB引線中的寄生電感 Lg1_ex、Ld1_ex、Ls1_ex、Lg2_ex、Ld2_ex、Ls2_ex。除此之外，驅(qū)動電路中的驅(qū)動電阻包括 Q1的開通電阻Rg1_on和關(guān)斷電阻Rg1_off以及Q2的開通電阻 Rg2_on和關(guān)斷電阻 Rg2_off。為簡化計算，令 Lg1= Lg1_in+Lg1_ex，Ld1=Ld1_in+Ld1_ex，Ls1=Ls1_in+Ls1_ex；Lg2=Lg2_in+Lg2_ex，Ld2=Ld2_in+Ld2_ex，Ls2=Ls2_in+ Ls2_ex。從圖1中可知，id1為 Q1的漏極電流，ig1為 Q1的柵極電流，ich1為Q1的溝道電流；vgs1為g1端和s1端之間的電壓，vgd1為g1端和d1端之間的電壓，vds1為d1端和s1端之間的電壓，vGS1為G1端和 S1端之間的電壓；id2為Q2的漏極電流，ig2為Q2的柵極電流，if為流過 VDb2的電流；vgs2為 g2端和 s2端之間的電壓，vgd2為 g2端和 d2端之間的電壓，vds2為 d2端和 s2端之間的電壓，vGS2為 G2端和 S2端之間的電壓；Vpulse1和 Vpulse2為驅(qū)動電源，VDC為輸入電壓，IL為負(fù)載電流。

圖1　考慮寄生參數(shù)的同步Buck變換器Fig.1　Synchronous Buck converter considering parasitic elements

利用圖1給出的電路建立SiC MOSFET開關(guān)過程的數(shù)學(xué)模型，用于仿真分析開關(guān)過程中寄生參數(shù)對SiC MOSFET柵源極電壓的影響。在建立開關(guān)過程數(shù)學(xué)模型的過程中利用微分狀態(tài)方程求解各變量的數(shù)學(xué)表達式，微分狀態(tài)方程的通用表達式為

式（1）可近似簡化為

式中，n=1，2，3，…；Δt為求解步長；i=1～4分別表示Q1開通過程的第1～第4階段，i=5～9分別表示Q1關(guān)斷過程的第1～第5階段。各階段的Xi的表達式不同，但都可以利用此方法進行求解，且Ai和Bi的表達式如附錄所示。

1.1Q1開通過程的數(shù)學(xué)模型

Q1的開通過程可劃分為4個階段，相關(guān)變量的波形如圖2所示。Q1的開通過程如下:

1）第1階段（t0～t1）

在t0時刻，Q1的驅(qū)動信號變?yōu)楦唠娖剑瑅gs1由關(guān)斷電壓VG2開始上升，直至vgs1上升至閾值電壓 Vth1。在此過程中，Q2的寄生二極管VDb2續(xù)流，Q1仍處于截止?fàn)顟B(tài)，漏源極電壓vds1保持不變，漏極電流id1=0?？山⑹剑?）～式（5），并列寫狀態(tài)方程，i=1。其中，X1=［ig1vgs1］T。

式中，VG1為Q1的驅(qū)動開通電壓；Vth1為Q1的閾值電壓，V；Rg1=Rg1_on+Rg1_in，Ω。

2）第二階段（t1～t2）

在t1時刻，vgs1上升到Vth1，Q1開始導(dǎo)通，其漏極電流 id1從零開始線性增大，同時 id2負(fù)向減小。由于寄生電感 Ld1、Ls1、Ld2及 Ls2上有壓降，Q1的漏源極電壓 vds1降低。id1增大至負(fù)載電流 IL時，寄生二極管 VDb2進入反向恢復(fù)階段，id1繼續(xù)線性上升，當(dāng)流過VDb2的電流達到負(fù)向恢復(fù)電流峰值IRR時此階段結(jié)束?？山⑹剑?）～式（12），式（3）～式（5）仍然成立，列寫狀態(tài)方程，i=2。其中，

式中，gfs1為 Q1的跨導(dǎo)系數(shù)，S；Rg2=Rg2_off+Rg2_in，Ω；VG2為Q2的驅(qū)動關(guān)斷電壓，V。

3）第三階段（t2～t3）

在t2時刻，寄生二極管VDb2的反向恢復(fù)電流if達到峰值電流IRR。此后，if逐漸減小，vds1迅速下降，且vds2迅速上升，其變化率為 dvds2/dt。此過程中 Cgd2充電，Cgd2上的電流近似為Cgd2dvds2/dt，此電流流經(jīng)Q2的柵極并流過Q2的寄生電感Cgs2，造成Q2的柵極電位升高，其柵源極電壓vgs2正向增大。隨著vds2的上升，Cgs2持續(xù)充電，柵源極電壓vgs2繼續(xù)增大。直至vds2上升至母線電壓VDC時此階段結(jié)束。建立式（13）和式（14），式（3）～式（12）仍然成立，列寫狀態(tài)方程，i=3。其中，X3=［id1ig1vgs1vds1ig2vgs2vds2］T。

式中，IRR為Q2的寄生二極管VDb2的反向恢復(fù)峰值電流，A；S為Q2的寄生二極管VDb2的軟因子。

4）第四階段（t3～t4）

在t3時刻，vds1下降至通態(tài)電壓，vgs1繼續(xù)上升至VG1。在此過程中，由于寄生電容和寄生電感的影響，vds2發(fā)生過沖及振蕩。當(dāng)vds2達到峰值時，Q2的柵源極電壓vgs2達到峰值。建立式（15），式（3）～式（14）仍然成立，i=4。其中，X4=［id1ig1vgs1ig2vgs2vds2］T。

vds1=Rds1id1（15）

式中，Rds1為Q1的溝道通態(tài)電阻，Ω。

在t5時刻，當(dāng)vgs1到達開通電壓VG1時，Q1完全導(dǎo)通，其開通過程結(jié)束。

圖2　Q1開關(guān)過程中的主要波形Fig.2　Key waveforms during switching transient of Q1

1.2Q1關(guān)斷過程的數(shù)學(xué)模型

Q1的關(guān)斷過程劃分為5個階段，關(guān)斷過程中相關(guān)變量的波形如圖2所示。Q1的關(guān)斷過程如下:

1）第一階段（t5～t6）

在t5時刻，當(dāng)開關(guān)管Q1的驅(qū)動信號變成低電平時，Q1的柵源極電壓vgs1開始下降，vgs1下降至密勒電壓Vmiller前，Q1仍處于飽和導(dǎo)通狀態(tài)。建立式（16），式（3）和式（4）仍然成立，并列寫狀態(tài)方程，i=5。其中，X5=［ig1vgs1］T。

式中，VG2為 Q1的驅(qū)動關(guān)斷電壓，V；Rg1=Rg1_in+ Rg1_off//Rg1_on，Ω。

2）第二階段（t6～t7）

在t6時刻，當(dāng)vgs1降至Vmiller時，漏源極電壓vds1由通態(tài)電壓開始上升，在此過程中vgs1維持在Vmiller不變。此階段式（3）、式（4）、式（16）仍然成立，列寫狀態(tài)方程，i=6。其中，X6=［ig1vds1］T。

3）第三階段（t7～t8）

在t7時刻，Q1進入放大區(qū)后，漏源極電壓vds1開始迅速上升，寄生電容Cgd1和Cds1充電；而Q2的漏源極電壓vds2開始下降，其變化率為dvds2/dt。寄生電容Cgd2和Cds2放電，Cgd2上的電流近似為 Cgd2dvds2/dt，此電流流經(jīng)Q2的柵極并流過寄生電感Cgs2，造成Q2的柵極電位下降，其柵源極電壓 vgs2負(fù)向增大。隨著vds2的下降，Cgs2持續(xù)充電，柵源極電壓繼續(xù)負(fù)向增大。當(dāng)vds2下降至-Vf時寄生二極管VDb2導(dǎo)通，Q2的柵源極電壓vgs2達到峰值，此過程結(jié)束。在此過程中Q2的漏極電流 id2負(fù)向增加，同時 id1減小。建立式（17），式（3）、式（4）、式（6）～式（12）和式（16）仍然成立，列寫狀態(tài)方程，i=7。其中，X7= ［id1ig1vgs1vds1ig2vgs2vds2］T。

4）第四階段（t8～t9）

在t8時刻，當(dāng)開關(guān)管 Q2的漏源極電壓 vds2下降至-Vf后保持不變，Q2的寄生二極管VDb2開始導(dǎo)通，開關(guān)管Q1和Q2開始換流，此過程中Q2的柵源極電壓vgs2負(fù)向減小。在此過程中vds1發(fā)生過沖及振蕩。式（3）、式（4）、式（6）～式（12）、式（16）和式（17）仍然成立，列寫狀態(tài)方程，i=8。其中，X8=［id1ig1vgs1vds1ig2vgs2vds2］T。

5）第五階段（t9～t10）

在t9時刻，開關(guān)管Q1關(guān)斷，由于寄生電感和寄生電容的作用vds1振蕩。開關(guān)管Q2的寄生二極管VDb2續(xù)流。在此過程中，vgs1繼續(xù)下降。建立式（18），式（3）、式（4）、式（8）～式（12）、式（16）和式（17）仍然成立，列寫狀態(tài)方程，i=9。其中，X9= ［id1ig1vgs1vds1ig2vgs2］T。

在t10時刻，當(dāng)vgs1下降至關(guān)斷電壓VG2時，Q1的關(guān)斷過程結(jié)束。

建立的數(shù)學(xué)模型還能準(zhǔn)確描述G2端和S2端之間的電壓，由圖1可知，vGS2和vgs2關(guān)系為

2　仿真和實驗驗證

為驗證寄生參數(shù)對SiC MOSFET柵源極電壓的影響以及建立的數(shù)學(xué)模型的準(zhǔn)確性，本文對比了寄生參數(shù)變化時仿真和實驗結(jié)果中vGS2的變化。仿真和實驗中的相關(guān)參數(shù)見表1。開關(guān)管選用的是CREE公司生產(chǎn)的1200 V/31.6 A SiC MOSFET（C2M0080120D）。

表1　變換器的相關(guān)參數(shù)Tab.1　The parameters of converter

圖3和圖4分別為Q1開通過程中vGS2的仿真波形和實驗波形。從圖3a～圖3g和圖4a～圖4g中可看出，隨著 Rg1、Lg1、Ls1、Cgs1、Cgd1和 Cds1的增大，vGS2的峰值減小。Ld1增大時 vGS2的峰值增大。從圖4h～圖4n可看出，Rg2、Lg2、Cgd2、Ld2和Ls2增大時vGS2的峰值增加，Cgs2和Cds2增大時vGS2的峰值減小。

圖3和圖4中的電壓波形會出現(xiàn)負(fù)向過沖。究其原因，是因為在id2上升過程中，Q2的二極管仍處于導(dǎo)通狀態(tài)，而共源電感 Ls2上的電壓為 Ls2did2/dt，會使vGS2的波形上出現(xiàn)正向電壓尖峰。當(dāng)vds2上升過程中由于位移電流Cgd2dvds2/dt的作用，使得Lg2_in和Ls2_in上的電壓發(fā)生變化，造成波形出現(xiàn)負(fù)向電壓尖峰。

圖5和圖6分別為Q1關(guān)斷過程中vGS2的仿真波形和實驗波形。從圖6a～圖6g中可看出，隨著Rg1、Lg1、Ld1、Ls1、Cgs1、Cgd1和 Cds1的增大，vGS2的峰值減小。從圖6h～圖6n中可看出，Rg2、Lg2、Cgd2和Ls2增大時vGS2的峰值增加，Cgs2、Ld2、Ls2和 Cds2增大時 vGS2的峰值減小。

圖3　Q1開通過程中vGS2的仿真波形Fig.3　Simulated switching waveforms of vGS2during turn-on transient of Q1

圖4　Q1開通過程中vGS2的實驗波形Fig.4　Experimental switching waveforms of vGS2during turn-on transient of Q1

圖5　Q1關(guān)斷過程中vGS2的仿真波形Fig.5　Simulated switching waveforms of vGS2during turn-off transient of Q1

圖6　Q1關(guān)斷過程中vGS2的實驗波形Fig.6　Experimental switching waveforms of vGS2during turn-off transient of Q1

通過Matlab仿真結(jié)果和實驗對比，可看出建立的開關(guān)模型能夠準(zhǔn)確地反映寄生參數(shù)對vGS2的影響。但由于在建立SiC MOSFET開關(guān)過程的數(shù)學(xué)模型過程中，提取的寄生參數(shù)的值和實際值之間有誤差，且沒有考慮寄生電感之間的耦合等因素，造成波形不能完全和實驗波形相吻合。實驗波形中出現(xiàn)高頻振蕩，是因為當(dāng)vds2上升到最大值或減小到最小值后，由于開關(guān)回路中寄生電感和寄生電容的諧振，造成vds2電壓波形出現(xiàn)振蕩，此時流經(jīng)結(jié)電容Cgd2的電流為Cgd2dvds2/dt，其大小和方向會隨vds2的振蕩而發(fā)生變化。此電流分為兩部分，一部分電流流經(jīng)Rg2和Lg2，另一部分電流流經(jīng)Cgs2和Ls2。當(dāng)vds2波形出現(xiàn)振蕩時，流經(jīng)結(jié)電容Cgd2的電流 Cgd2dvds2/dt的方向發(fā)生變化，造成驅(qū)動回路中寄生電感Lg2、Ls2和寄生電感 Cgs2產(chǎn)生諧振，使vGS2的波形出現(xiàn)高頻振蕩。

其次，寄生參數(shù)的大小會影響到開關(guān)管的開關(guān)速度，并且影響開關(guān)管的電壓電流尖峰大小及其振蕩情況。這些也都影響到開關(guān)過程中vGS2的波形。在建立數(shù)學(xué)模型時需要提取寄生電感和寄生電容的值。由于設(shè)備精度的原因，提取的數(shù)值和實際值之間會存在誤差。而寄生電容則是利用數(shù)據(jù)手冊上的曲線進行擬合，但是沒有考慮溫度等因素對寄生電容的值的影響。這會造成仿真波形和實驗波形之間不能完全吻合。

另外，開關(guān)管的引腳上存在寄生電感。如圖1所示，引腳G2和S2的寄生電感分別是Lg2_in和Ls2_in。流過寄生電感Lg2_in和Ls2_in的電流方向決定了這兩個寄生電感之間的耦合關(guān)系。寄生電感之間的耦合會影響到G2和S2之間的電壓vGS2。在建立的數(shù)學(xué)模型中，并沒有考慮寄生電感之間的耦合關(guān)系。因此在一定程度上會造成實驗波形和仿真波形之間存在誤差。

但SiC MOSFET柵源極電壓尖峰的產(chǎn)生原因是SiC MOSFET漏源極電壓突變引起的柵源極電壓變化，建立的數(shù)學(xué)模型能反映出這一現(xiàn)象產(chǎn)生的原因以及寄生參數(shù)對SiC MOSFET柵源極電壓的影響。

3　寄生參數(shù)對vgs2影響的分析

Q2的誤導(dǎo)通或柵源極擊穿是由vgs2決定的。因此，可利用已建立的模型分析寄生參數(shù)對vgs2的影響，并進行仿真驗證。

圖7為Q1開關(guān)過程中Q2的驅(qū)動等效電路。從圖中可看出，VG2為驅(qū)動關(guān)斷電壓，Cgd2dvds2/dt為流過Q2柵極的電流，Ls2did2/dt為共源電感Ls2上的壓降，其電流、電壓的參考方向如圖7所示。Q2處于關(guān)斷狀態(tài)時，其柵源極電壓vgs2的值為VG2。但在Q1開關(guān)過程中，由于電壓源Ls2did2/dt和電流源Cgd2dvds2/dt的共同作用，導(dǎo)致vgs2發(fā)生變化。

圖7　Q2驅(qū)動等效電路Fig.7　Equivalent driver circuit of Q2

利用圖7的電路分析寄生參數(shù)對vgs2的影響。電流源Cgd2vds2/dt中的電流經(jīng)過Q2的柵極，分別流過Rg2、Lg2以及Cgs2。其中，寄生參數(shù)Rg1、Lg1、Ls1、Cgs1、Cgd1或Cds1減小時，Q1的開關(guān)速度變快，Q2的漏源極電壓變化率dvds2/dt增大，同時 Cgd2dvds2/dt也增大；同步開關(guān)管Q2的寄生電容Cds2減小時，Q2的漏源極電壓變化率dvds2/dt增大；同步開關(guān)管Q2的寄生電容Cgd2增大時，Cgd2dvds2/dt也增大。這 3種情況都使得Cgd2dvds2/dt增大，流過Cgs2的電流也增大，因此Q2的柵源極電壓尖峰增大。

寄生參數(shù)Rg2、Lg2越大，則Q2的柵極阻抗越大，電流源Cgd2vds2/dt中越多的電流分量流過Cgs2，則 Q2的柵源極電壓尖峰越大。Cgs2增大時，其所在支路的阻抗減小，電流源Cgd2vds2/dt中流過Cgs2的電流分量增大，但同時流過Rg1和Lg1的電流減小，因此vgs2的絕對值減小，即Q2的柵源極正向和負(fù)向電壓尖峰都減小。Ls2did2/dt隨Ls2增大而增大。如圖7a所示，在Q1開通過程中 Ls2did2/dt的增大使電流源 Cgd2vds2/dt中流過Cgs2的電流分量增多，因此Q2的柵源極正向電壓尖峰增大。如圖7b所示，Q1關(guān)斷過程中Ls2did2/dt增大時流過Cgs2的電流分量減小，因此Q2的柵源極負(fù)向電壓尖峰減小。

Ls2did2/dt隨Ls2增大而增大。如圖7a所示，在Q1開通過程中Ls2did2/dt的增大使得電流源Cgd2vds2/dt中流過Cgs2的電流分量增多，因此Q2的柵源極正向電壓尖峰增大。如圖7b所示，在Q1關(guān)斷過程中Ls2did2/dt增大時流過Cgs2的電流分量減小，因此Q2的柵源極負(fù)向電壓尖峰減小。

如圖7a所示，在Q1開通過程中，圖1中的寄生電感Ld1和Ld2的增大使得Q2的漏源極電壓尖峰增大，電流源Cgd2vds2/dt的作用時間增長，因此有更多的電流流過Cgs2，也導(dǎo)致Q2的柵源極正向電壓尖峰增大。如圖7b所示，在Q1關(guān)斷過程中Ld1和Ld2的增大使得Q2的漏源極電流變化率did2/dt減小，共源電感Ls2上的壓降Ls2did2/dt也減小。這使得電流源Cgd2vds2/dt中流過Rg2和Lg2的電流分量增多，而流過Cgs2的電流分量減小，Q2的柵源極負(fù)向電壓尖峰也隨之減小。

4　結(jié)論

本文建立了適用于分析寄生參數(shù)對柵源極電壓影響的SiC MOSFET開關(guān)過程的數(shù)學(xué)模型，在此基礎(chǔ)上研究了各寄生電感、電容和電阻對SiC MOSFET柵源極電壓的影響。通過比較仿真和實驗結(jié)果，得出以下結(jié)論:

寄生參數(shù)對SiC MSOFET柵源極電壓的影響方式有3種:①Rg1、Lg1、Ls1、Ld1、Cgs1、Cgd1、Ld2、Cds1和Cds2影響Q2的漏源極電壓變化率dvds2/dt，并和寄生電容Cgd2共同決定Cgd2dvds2/dt的大小，Cgd2dvds2/dt越大，Q2的柵源極電壓尖峰越大；②Rg2和Lg2越大，或Cgs2越小，流過寄生電容Cgs2的電流越多，則Q2的柵源極電壓尖峰越大；③Ls2越大，則開關(guān)過程中其兩端壓降越大，造成SiC MOSFET的柵源極正向電壓尖峰越大，而柵源極負(fù)向電壓尖峰越小。本文的研究成果為變換器布局設(shè)計以及器件的參數(shù)選擇提供了一定的理論基礎(chǔ)。

附錄

［1］祁鋒，徐隆亞，王江波，等.一種為碳化硅MOSFET設(shè)計的高溫驅(qū)動電路［J］.電工技術(shù)學(xué)報，2015，30（23）:24-31.

Qi Feng，Xu Longya，Wang Jiangbo，et al.A high temperature gate drive circuit for SiC MOSFET［J］. Transactions of China Electrotechnical Society，2015，30（23）:24-31.

［2］梁美，鄭瓊林，可翀，等.SiC MOSFET、Si CoolMOS 和IGBT的特性對比及其在DAB變換器中的應(yīng)用［J］.電工技術(shù)學(xué)報，2015，30（12）:41-50.

LiangMei，ZhengQionglin，KeChong，etal. Performance comparison of SiC MOSFET，Si CoolMOSand IGBT for DAB converter［J］.Transactions of China Electrotechnical Society，2015，30（12）:41-50.

［3］陳思哲，盛況.4 700 V碳化硅PiN整流二極管［J］.電工技術(shù)學(xué)報，2015，30（22）:57-61.

Chen Sizhe，Sheng Kuang.4 700 V SiC PiN rectifier ［J］.Transactions of China Electrotechnical Society，2015，30（22）:57-61.

［4］任小永，David Reusch，季澍，等.氮化鎵功率晶體管三電平驅(qū)動技術(shù)［J］.電工技術(shù)學(xué)報，2013，28 （5）:202-207.

Ren Xiaoyong，David Reusch，Ji Shu，et al.Threelevel drivingmethodforGaNpowertransistor［J］. Transactions of China Electrotechnical Society，2013，28（5）:202-207.

［5］Fujita H.A resonant gate-drive circuit with opticallyisolated control signal and power supply for fast-switching and high-voltage power semiconductor devices［J］.IEEE Transactions on Power Electronics，2013，28（11）: 5423-5430.

［6］Zhang Zheyu，Wang F，Tolbert L M，et al.A gate assist circuit for cross talk suppression of SiC devices in a phase-leg configuration［C］//IEEE Energy Conversion CongressandExposition， Denver， CO， 2013: 2536-2543.

［7］Zhang Zheyu，Wang F，Tolbert L M，et al.Active gate driver for crosstalk suppression of SiC devices in a phaselegconfiguration［J］.IEEETransactionsonPower Electronics，2014，29（4）:1986-1997.

［8］何駿偉，陳思哲，任娜，等.4 500 V碳化硅SBD和JFET功率模塊的制備與測試［J］.電工技術(shù)學(xué)報，2015，30（17）:63-69.

He Junwei，Chen Sizhe，Ren Na，et al.Fabrication and testing of 4 500 V SiC SBD and JFET power modules ［J］.Transactions of China Electrotechnical Society，2015，30（17）:63-69.

［9］張云，徐衍亮，李豹.基于動態(tài)電源的MOSFET驅(qū)動優(yōu)化［J］.電工技術(shù)學(xué)報，2013，28（12）: 269-275.

ZhangYun，XuYanliang，LiBao.Researchon optimization of MOSFET driving based on dynamic power source［J］.TransactionsofChinaElectrotechnical Society，2013，28（12）:269-275.

［10］Zhao Qun，Stojcic G.Characterization of Cdv/dt induced power loss in synchronous buck DC-DC converters［J］. IEEE Transactions on Power Electronics，2007，22（4）: 1503-1508.

［11］Xu Shen，Sun Weifeng，Sun Daying.Analysis and design optimization of brushless DC motor's driving circuit considering the Cdv/dt induced effect［C］//IEEE Energy Conversion Congress and Exposition，Atlanta，GA，2010:2091-2095.

［12］Yang B，Zhang J.Effect and utilization of common sourceinductanceinsynchronousrectification［C］// TwentiethAnnualIEEEAppliedPowerElectronics Conference and Exposition，2005，3:1407-1411.

［13］ 孟慶云，馬偉明，孫馳，等.考慮二極管非理想特性的中點鉗位三電平電路的分析［J］.電工技術(shù)學(xué)報，2010，25（6）:40-46.

Meng Qingyun，Ma Weiming，Sun Chi，et al.The NPC three-level circuit considering nonideal characteristic of diode［J］.TransactionsofChinaElectrotechnical Society，2010，25（6）:40-46.

［14］ 李方正，徐勤富，賴建軍，等.PiN二極管的一種改進型PSpice模型［J］.電工技術(shù)學(xué)報，2011，26（增1）:172-176.

Li Fangzheng，XuQinfu，LaiJianjun，etal.An improvedpowerPiNdiodemodelforPSpice［J］. Transactions of China Electrotechnical Society，2011，26（S1）:172-176.

［15］Wang Jianjing，ChungHenryShu-Hung.Impactof parasitic elements on the spurious triggering pulse in synchronous buck converter［J］.IEEE Transactions on Power Electronics，2014，29（12）:6672-6685.

［16］ 孫凱，陸玨晶，吳紅飛，等.碳化硅MOSFET的變溫度參數(shù)建模［J］.中國電機工程學(xué)報，2013，33 （3）:37-43.

Sun Kai，Lu Juejing，Wu Hongfei，et al.Modeling of SiC MOSFET with temperature dependent parameters［J］. Proceedings of the CSEE，2013，33（3）:37-43.

［17］Wang Jianjing，Chung Henry Shu-hung，Li River Tinho.Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance［J］.IEEETransactionsonPower Electronics，2013，28（1）:573-590.

巴騰飛男，1989年生，碩士研究生，研究方向為電力電子與電力傳動。

E-mail:13121384@bjtu.edu.cn

李艷女，1977年生，博士，講師，研究方向為直流變換器軟開關(guān)和光伏逆變器。

E-mail:liyan@bjtu.edu.cn（通信作者）

The Effect of Parasitic Parameters on Gate-Source Voltage of SiC MOSFET

Ba TengfeiLi YanLiang Mei
（School of Electrical EngineeringBeijing Jiaotong UniversityBeijing100044China）

In order to analyze the effect of parasitic parameters on the gate-source voltage of SiC MOSFET in the switching transient process，the model of SiC MOSFET turn-on and turn-off process is established based on the synchronous Buck converter in this paper.The effect of parasitic parameters is verified through comparing the experimental measurements with the simulation results，and is also analyzed in this paper.

SiC MOSFET，parasitic parameters，switching model，gate-source voltage

TM85

2015-04-07改稿日期 2015-10-11