畢偉

（廣西大學(xué)機(jī)械工程學(xué)院，廣西 南寧530004）

?

嵌入式系統(tǒng)低功耗軟件技術(shù)探析

畢偉

（廣西大學(xué)機(jī)械工程學(xué)院，廣西 南寧530004）

摘要：隨著嵌入式系統(tǒng)在計(jì)算機(jī)信息化控制技術(shù)中的廣泛應(yīng)用，如何更好提高嵌入式技術(shù)質(zhì)量，為計(jì)算機(jī)技術(shù)發(fā)展提供支持就成為我們技術(shù)研究的主要內(nèi)容。以嵌入式系統(tǒng)低功耗軟件技術(shù)發(fā)展為核心，利用復(fù)雜網(wǎng)絡(luò)環(huán)境技術(shù)為嵌入式系統(tǒng)技術(shù)水平的提高開展技術(shù)研究。

關(guān)鍵詞：嵌入式系統(tǒng)；低功耗；軟件技術(shù)；復(fù)雜網(wǎng)絡(luò)

嵌入式系統(tǒng)，即完全嵌入受控器件內(nèi)部，為特定應(yīng)用而設(shè)計(jì)的專用計(jì)算機(jī)系統(tǒng)，其應(yīng)用研究成為計(jì)算機(jī)系統(tǒng)技術(shù)研究的重要內(nèi)容。在嵌入式系統(tǒng)技術(shù)研究中，技術(shù)人員發(fā)現(xiàn)，嵌入式系統(tǒng)的采用可以提高計(jì)算機(jī)運(yùn)行效率，對(duì)于計(jì)算機(jī)環(huán)保性能、運(yùn)行速度等多方面有著正面因素影響，因此嵌入式系統(tǒng)低功耗技術(shù)在計(jì)算機(jī)系統(tǒng)研究中得到了廣泛采用。為了確實(shí)發(fā)揮嵌入式系統(tǒng)作用，計(jì)算機(jī)技術(shù)人員以新型低功耗技術(shù)為基礎(chǔ)開展了此次研究工作。

1　研究的意義［1］

1.1研究的意義

在計(jì)算機(jī)技術(shù)研究中，嵌入式系統(tǒng)低功耗技術(shù)研究的開展具有三個(gè)重要的作用：

一是，減少了電子污染與對(duì)能源的消耗；二是，提高硬件系統(tǒng)技術(shù)發(fā)展；

三是，提高移動(dòng)系統(tǒng)使用時(shí)間與技術(shù)性能。

所以這一研究的開展，既可以保證綠色信息技術(shù)的發(fā)展，同時(shí)又為計(jì)算機(jī)技術(shù)提供了新的發(fā)展空間。

1.2功耗的來源

計(jì)算機(jī)系統(tǒng)功耗的產(chǎn)生是由于硬件系統(tǒng)中出現(xiàn)發(fā)熱現(xiàn)象，由于系統(tǒng)散熱較差進(jìn)而就會(huì)出現(xiàn)功耗提高的現(xiàn)象。另外軟件系統(tǒng)運(yùn)行較慢造成的系統(tǒng)資源浪費(fèi)，也會(huì)造成功耗的提升主要原因。

1.3面臨的問題

低功耗技術(shù)面臨的主要問題如下：一是，采用高散熱、導(dǎo)電性能材料降低系統(tǒng)功耗；二是，采用更好地計(jì)算機(jī)硬件技術(shù)與軟件模型降低嵌入式系統(tǒng)功耗。

本文在研究中主要針對(duì)技術(shù)性手段降低系統(tǒng)功耗開展研究。

2　嵌入式功耗優(yōu)化技術(shù)介紹

2.1嵌入式系統(tǒng)簡(jiǎn)介

嵌入式系統(tǒng)技術(shù)核心在于將控制系統(tǒng)完全嵌入受控器件內(nèi)部，為特定應(yīng)用而設(shè)計(jì)的專用計(jì)算機(jī)系統(tǒng)。其主要是由一個(gè)或幾個(gè)預(yù)先編程好以用來執(zhí)行少數(shù)幾項(xiàng)任務(wù)的微處理器或者單片機(jī)組成。

2.2嵌入式功耗優(yōu)化技術(shù)介紹

2.2.1硬件功耗模型

系統(tǒng)硬件功耗是系統(tǒng)硬件運(yùn)行中，產(chǎn)生的主要功耗。其功耗產(chǎn)生主要集中在微處理器運(yùn)行功耗中。在技術(shù)研究體系內(nèi)其功耗模型為：

P=Pcore+Pio

式中：

P為微處理器功耗；Pcore為處理器內(nèi)核功耗；Pio為系統(tǒng)外部接口控制器功耗。兩者相加極為系統(tǒng)的硬件功耗數(shù)據(jù)。

Pcore的功耗控制中應(yīng)降低微處理器的時(shí)鐘頻率減少功耗。Pio功耗降低在于降低各控制器運(yùn)行功耗與總線位數(shù)變窄。

2.2.2軟件級(jí)功耗模型

系統(tǒng)軟件功耗為軟件系統(tǒng)運(yùn)行中產(chǎn)生的功耗內(nèi)容。由于嵌入式軟件系統(tǒng)的作用，就是降低軟件功耗，所以其是此次研究的重點(diǎn)，其功耗模型為：

E0=P0×T0=f（C0）×T0

E0為軟件功耗；

P0為軟件平均功率數(shù)據(jù)；

T0為軟件運(yùn)行的總時(shí)間；

C0為軟件或硬件功耗度量。模型中的P0與C0存在函數(shù)關(guān)系。

2.2.3編譯優(yōu)化

在嵌入式系統(tǒng)運(yùn)行過程中，利用編譯優(yōu)化技術(shù)降低系統(tǒng)功耗是也是當(dāng)前較為常用的功耗降低技術(shù)。其主要編譯技術(shù)包括了以下幾點(diǎn)：

一是，傳統(tǒng)的乘法操作因其運(yùn)行時(shí)間較長(zhǎng)，造成其耗能較大。而采用了移位操作與加法操作模式，降低系統(tǒng)操作造成的功耗如圖1所示。

圖1　編碼方式替代圖例

二是，減少操作中的冗余代碼。在cache運(yùn)行中，冗余代碼的減少對(duì)于極大的降低其運(yùn)行功耗。

三是，優(yōu)化I/O運(yùn)行程序。利用技術(shù)手段壓縮I/O數(shù)據(jù)減少數(shù)據(jù)在接口運(yùn)行次數(shù)是降低系統(tǒng)功耗的主要手段。

3　基于復(fù)雜網(wǎng)絡(luò)的優(yōu)化模型

復(fù)雜網(wǎng)絡(luò)是嵌入式系統(tǒng)的主要特點(diǎn)，只有證明了軟件系統(tǒng)為復(fù)雜網(wǎng)絡(luò)，系統(tǒng)優(yōu)化才能繼續(xù)進(jìn)行。在優(yōu)化模型的建立過程中，技術(shù)人員需要證明嵌入式系統(tǒng)具有復(fù)雜網(wǎng)絡(luò)特點(diǎn)。

（1）證明嵌入結(jié)構(gòu)圖是復(fù)雜網(wǎng)絡(luò)。技術(shù)人員首先在軟件系統(tǒng)中提取出DFG圖，開展復(fù)雜網(wǎng)絡(luò)證明。其證明過程就是將DFG圖進(jìn)行簡(jiǎn)化，得到系統(tǒng)的軟件模型圖進(jìn)行分析。簡(jiǎn)化過程包括了確定系統(tǒng)中的各實(shí)體、確定實(shí)體中連接關(guān)系以及連接實(shí)體三個(gè)主要過程。在軟件模型圖完成后，我們對(duì)其圖形進(jìn)行分析。如果其圖形符合復(fù)雜網(wǎng)絡(luò)中的網(wǎng)絡(luò)小世界模型特點(diǎn)，即可證明此系統(tǒng)為復(fù)雜網(wǎng)絡(luò)。

（2）算法中用到的復(fù)雜網(wǎng)絡(luò)性質(zhì)。在證明了系統(tǒng)為復(fù)雜網(wǎng)絡(luò)環(huán)境后，技術(shù)人員需要對(duì)模型對(duì)DFG圖進(jìn)行計(jì)算，實(shí)現(xiàn)功耗優(yōu)化的目的。

3.1平均路徑長(zhǎng)度模型

系統(tǒng)平均路徑長(zhǎng)度的計(jì)算是首先需要使用的系統(tǒng)模型，其作用是測(cè)量系統(tǒng)平均路徑長(zhǎng)度，在其基礎(chǔ)上優(yōu)化管理路徑。其系統(tǒng)模型［2］。

L=uijN（N-1）/2

其中：

L為網(wǎng)絡(luò)中的平均路徑長(zhǎng)度；N為網(wǎng)絡(luò)中的平均節(jié)點(diǎn)數(shù)。

3.2聚類系數(shù)模型

聚類系數(shù)主要表現(xiàn)的是復(fù)雜網(wǎng)絡(luò)中網(wǎng)絡(luò)間的關(guān)系，其作用是用于表示復(fù)雜網(wǎng)絡(luò)各節(jié)點(diǎn)關(guān)系，用于優(yōu)化管理進(jìn)行。聚類即以節(jié)點(diǎn)i為核心將Ki條邊進(jìn)行連接［2］。

Ci=Ei/Ki（Ki-1）

其中：

Ci為節(jié)點(diǎn)i的聚類系數(shù)。

3.3度和度分布模型

度作為復(fù)雜網(wǎng)絡(luò)中單獨(dú)節(jié)點(diǎn)的重要概念，其主要系數(shù)為Ki、平均節(jié)點(diǎn)度＜k＞以及分布函數(shù)P＜k＞三個(gè)組成部分。其應(yīng)用可以表現(xiàn)出復(fù)雜網(wǎng)絡(luò)中的量化數(shù)值［2］。

4　基于復(fù)雜網(wǎng)絡(luò)的優(yōu)化算法及實(shí)驗(yàn)測(cè)試

復(fù)雜網(wǎng)絡(luò)優(yōu)化算法的應(yīng)用在實(shí)際計(jì)算中需要經(jīng)過以下過程［3］：

（1）提取DFG圖。首先需要利用程序，自動(dòng)生成系統(tǒng)的DFG圖進(jìn)行提取。如圖2所示。

圖2　簡(jiǎn)單的DFG圖例

在算法1應(yīng)用中，每次循環(huán)中都進(jìn)行DFG圖的提取。而算法2只需要提取一次DFG圖計(jì)算即可。

（2）自動(dòng)生成測(cè)試用例。在提取DFG圖后，技術(shù)人員可以利用人工或隨機(jī)方式，在需要優(yōu)化的程序中自動(dòng)生成測(cè)試用例，用以完成優(yōu)化過程。

（3）功耗優(yōu)化算法及評(píng)估。系統(tǒng)功耗優(yōu)化算法包括了算法1與算法2.算法1包括10個(gè)步驟，其對(duì)計(jì)算每個(gè)循環(huán)變化都進(jìn)行分析與優(yōu)化。算法2包括8個(gè)步驟，其只對(duì)系統(tǒng)中一次循環(huán)中變化問題進(jìn)行分析優(yōu)化。兩種算法的區(qū)別除了步驟繁簡(jiǎn)外，主要區(qū)別在于在第6個(gè)步驟是否使用寄存器進(jìn)行處理，使用寄存器過程即為算法2，而不使用寄存器則為算法1.如圖3所示。

圖3　算法2DFG示例圖

（4）功耗優(yōu)化算法及評(píng)估。在技術(shù)研究中發(fā)現(xiàn)，算法1因進(jìn)行了多次分析優(yōu)化，所以其優(yōu)化質(zhì)量?jī)?yōu)于算法2.但是由于其步驟較多，造成了其優(yōu)化過程較之算法2更加復(fù)雜工作量更大。

5　結(jié)束語

嵌入式系統(tǒng)的使用，對(duì)降低計(jì)算機(jī)系統(tǒng)功耗發(fā)揮著重要作用。特別是在復(fù)雜網(wǎng)絡(luò)技術(shù)環(huán)境下的低功耗技術(shù)優(yōu)化的應(yīng)用，對(duì)于信息化技術(shù)發(fā)展有著技術(shù)促進(jìn)作用。這一技術(shù)領(lǐng)域的發(fā)展，對(duì)計(jì)算機(jī)系統(tǒng)技術(shù)以及移動(dòng)性信息系統(tǒng)的發(fā)展會(huì)起到有效推動(dòng)。

參考文獻(xiàn)：

［1］劉偉偉.嵌入式系統(tǒng)低功耗技術(shù)的研究和應(yīng)用［D］.中國電力教育，2012.

［2］遲宗正.基于復(fù)雜網(wǎng)絡(luò)的嵌入式軟件功耗優(yōu)化研究［D］.大連理工大學(xué)，2009.

［3］宋彥，郭兵，沈艷.嵌入式系統(tǒng)低功耗的軟件實(shí)現(xiàn)方案［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2011，（09）：10-13.

Low Power Software Technology of Embedded System

BI Wei
（School of Mechanical Engineering，Guangxi University，Nanning Guangxi 530004，China）

Abstract：With the development of embedded system technology is widely used in computer information control，how to improve the quality of embedded technology，for the development of computer technology provide support has become we study the technology of main content.In this paper，the development of low power software technology of embedded system is the core，and the technology of the embedded system technology is studied by using complex network environment technology.

Key words：embedded system；low power；consumption；complex network

中圖分類號(hào)：TP302

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1672-545X（2016）03-0093-02

收稿日期：2015-12-24

作者簡(jiǎn)介：畢偉（1995-），男，山東菏澤人，本科，廣西大學(xué)機(jī)械電子工程專業(yè)。