任勇峰，薄　仕，儲(chǔ)成群，李　杰，閆安斌

(中北大學(xué)　電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，山西　太原　030051)

基于高速圖像數(shù)據(jù)Flash存儲(chǔ)陣列無(wú)效塊管理

任勇峰，薄仕，儲(chǔ)成群，李杰，閆安斌

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，山西太原030051)

摘要：針對(duì)高速圖像數(shù)據(jù)FPGA大容量存儲(chǔ)的需求，提出了兩種基于高速并行化Flash大容量數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)的無(wú)效塊管理策略，并對(duì)比了在不同應(yīng)用環(huán)境下，基于超級(jí)塊地址映射的無(wú)效塊管理及基于位索引的無(wú)效塊管理的優(yōu)缺點(diǎn)，列出了兩種方式的數(shù)據(jù)無(wú)效塊列表資源占用情況和存儲(chǔ)容量損耗。通過多個(gè)工程項(xiàng)目的驗(yàn)證，這兩種無(wú)效快管理策略各有所長(zhǎng)，滿足高速并行化存儲(chǔ)Flash陣列的不同應(yīng)用環(huán)境。

關(guān)鍵詞：存儲(chǔ)陣列；無(wú)效塊管理；超級(jí)塊地址映射；位索引

在高速圖像應(yīng)用中，分辨率要求一般較高。因此數(shù)據(jù)的高速大容量有效存儲(chǔ)成為了Flash存儲(chǔ)研究的重點(diǎn)。由于單片NANDFLASH芯片的存儲(chǔ)容量相對(duì)較小、讀寫速度也比較慢，常常需要構(gòu)建以閃存為基本單元的存儲(chǔ)陣列，以此擴(kuò)大存儲(chǔ)容量、提高存儲(chǔ)速度[1]。同時(shí)由于工藝因素，NANDFLASH不可避免地存在無(wú)效塊，且數(shù)量不等，存在的位置也具有不確定性。因此，在復(fù)雜的FLASH陣列系統(tǒng)中對(duì)無(wú)效塊的有效管理是數(shù)據(jù)可靠存儲(chǔ)的關(guān)鍵。

傳統(tǒng)的無(wú)效塊管理策略是以單片F(xiàn)lash作為基本的管理單元。而大容量存儲(chǔ)結(jié)構(gòu)體系中存在存儲(chǔ)芯片多的特點(diǎn)，若以這種最基本的細(xì)粒度完成的無(wú)效塊管理方式，會(huì)使得Flash存儲(chǔ)陣列的驅(qū)動(dòng)程序復(fù)雜化，并占用過多的FPGA資源。若直接將其應(yīng)用到大容量存儲(chǔ)結(jié)構(gòu)體系中，將不能發(fā)揮多通道構(gòu)架的并發(fā)讀寫和資源的整合與優(yōu)化設(shè)計(jì)的優(yōu)勢(shì)[2]。因此，針對(duì)大容量存儲(chǔ)結(jié)構(gòu)的特點(diǎn)，本文提出兩種不同應(yīng)用環(huán)境下的無(wú)效塊管理策略：一種是基于超級(jí)塊地址映射的無(wú)效塊管理策略。另一種為基于位索引的無(wú)效塊管理策略。這兩種方法相較于傳統(tǒng)方法優(yōu)勢(shì)巨大，超級(jí)塊地址映射的無(wú)效塊管理極大地節(jié)約了映射地址的存儲(chǔ)空間，而位索引的無(wú)效塊管理策略能實(shí)現(xiàn)無(wú)延時(shí)匹配。在高速大容量數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)中，這兩種方法更適合應(yīng)用環(huán)境。

1大容量高速存儲(chǔ)體系結(jié)構(gòu)

圖1為基于FPGA的多片大容量m×nNANDFlash高速存儲(chǔ)陣列模塊結(jié)構(gòu)，其中m表示存儲(chǔ)通道的數(shù)量，n表示每個(gè)存儲(chǔ)通道所含有的Flash芯片的個(gè)數(shù)。該結(jié)構(gòu)采用FPGA作為主控單元，實(shí)現(xiàn)了高速輸入數(shù)據(jù)的接口轉(zhuǎn)換，并利用其片內(nèi)的豐富的RAM資源構(gòu)成數(shù)據(jù)緩存，送入到相應(yīng)的存儲(chǔ)控制邏輯中[3]。

圖1　m×n高速存儲(chǔ)模塊結(jié)構(gòu)

每個(gè)存儲(chǔ)通道的Flash芯片組的所有數(shù)據(jù)總線接口D0～D7分別復(fù)接在一起，其控制線接口ALE，CLE，WE，RE信號(hào)也將復(fù)用，忙信號(hào)RB是由OC門輸出，也可以將其直接連接到一起。而所有芯片的使能信號(hào)，包括單個(gè)芯片中存在的片選信號(hào)(CE1，CE2)必須占用單獨(dú)的I/O資源。

2無(wú)效塊管理策略

2.1基于超級(jí)塊地址映射的無(wú)效塊識(shí)別與預(yù)匹配機(jī)制

超級(jí)塊是由多個(gè)實(shí)際的物理塊組成的集合，與使用基本邏輯塊的塊地址映射的方法相比，其占用的內(nèi)存將減小為原來(lái)的1/N，能大幅度地減小資源占用率，在實(shí)現(xiàn)多個(gè)NANDFlash芯片的無(wú)效塊管理中具有絕對(duì)的優(yōu)勢(shì)。

NANDFlash芯片在進(jìn)行讀、寫擦除操作之前，均需要對(duì)當(dāng)前操作塊進(jìn)行有效性識(shí)別。這一操作在高速應(yīng)用中，將占用大量的時(shí)間，因此，亟需一種高效可靠的無(wú)效塊識(shí)別方法來(lái)提高數(shù)據(jù)的高吞吐率。其基本原理是，當(dāng)一個(gè)超級(jí)塊內(nèi)部的任何一個(gè)子邏輯塊被檢測(cè)為無(wú)效塊時(shí)，即認(rèn)為該超級(jí)塊是無(wú)效塊。

NANDFlash存儲(chǔ)陣列中無(wú)效塊校驗(yàn)流程如圖2所示。當(dāng)系統(tǒng)上電完成復(fù)位后，對(duì)邏輯控制超級(jí)塊內(nèi)的第一個(gè)邏輯塊進(jìn)行檢測(cè)，當(dāng)檢測(cè)到當(dāng)前超級(jí)快的第一個(gè)子塊為非無(wú)效塊時(shí)，將超級(jí)塊的塊地址寫到FPGA內(nèi)部開辟的RAM中，待完成寫入操作后，將簡(jiǎn)單雙端口RAM的寫地址加一，同時(shí)將超級(jí)塊的塊地址加一，并再次對(duì)下一個(gè)超級(jí)塊進(jìn)行檢測(cè)，直至所有的超級(jí)塊都檢測(cè)完成。需要注意的是，為了便于后續(xù)的無(wú)效塊地址的匹配，在生成無(wú)效塊列表的時(shí)候，將“FFF”寫入無(wú)效塊列表的最后，即將芯片的最后一個(gè)超級(jí)塊看成是無(wú)效塊[4]。

圖2　Micron公司NAND Flash無(wú)效塊校驗(yàn)流程

基于超級(jí)塊地址映射的無(wú)效塊校驗(yàn)會(huì)造成一定的存儲(chǔ)容量的損失，其損失大小與實(shí)際的選用的芯片的無(wú)效塊的個(gè)數(shù)與位置相關(guān)。如果存儲(chǔ)通道陣列中的存儲(chǔ)芯片的無(wú)效塊的位置均在同一個(gè)超級(jí)塊內(nèi)，其容量損失將達(dá)到最小，當(dāng)然，由于無(wú)效塊的位置在芯片內(nèi)部具有隨機(jī)性，其出現(xiàn)這種可能性很小。一般都是在一個(gè)超級(jí)塊的內(nèi)部存在一個(gè)或者多個(gè)子塊是無(wú)效塊。

表1所示為MT29F128G08AJAAA芯片內(nèi)部的塊信息。單個(gè)MT29F128G08AJAAA芯片內(nèi)部至多含有4×80=320個(gè)無(wú)效塊，損失的容量為320Mbyte。當(dāng)采用超級(jí)塊地址映射時(shí)則最大將損失320Mbyte×4=1 280Mbyte的容量。存儲(chǔ)通道中Flash器件陣列的個(gè)數(shù)與損失的最大的容量直接的關(guān)系如圖3 所示，單個(gè)存儲(chǔ)通道使用的芯片數(shù)量越多，其理論上損失的存儲(chǔ)容量就越大。

表1　MT29F128G08AJAAA芯片內(nèi)部塊信息

圖3　超級(jí)塊映射方式下造成的容量損失最大的情況

建立相應(yīng)的無(wú)效塊列表以后，在對(duì)存儲(chǔ)通道陣列進(jìn)行控制時(shí)，需要實(shí)時(shí)完成無(wú)效塊列表中的無(wú)效塊地址信息與實(shí)際操作的塊地址進(jìn)行匹配工作。圖4所示為高效的無(wú)效塊塊地址預(yù)匹配原理框圖。

圖4　無(wú)效塊塊地址預(yù)匹配機(jī)制實(shí)現(xiàn)框圖

在對(duì)某個(gè)塊操作的初始階段，從無(wú)效塊列表中讀出一個(gè)無(wú)效塊的地址信息，該地址信息與初始?jí)K操作地址進(jìn)行預(yù)匹配，當(dāng)讀出的無(wú)效塊的地址大于初始的塊地址信息時(shí)，則認(rèn)為該操作塊為有效塊，可以進(jìn)行后續(xù)的讀、寫或者擦除操作。待操作完成以后，將初始的塊地址進(jìn)行更新后再與無(wú)效塊的地址信息進(jìn)行比較，若仍然要小于無(wú)效塊的地址，則認(rèn)為該塊也是有效的塊。若操作塊地址與當(dāng)前讀出的RAM輸出的地址相同，則表示該塊為無(wú)效塊，不能對(duì)該塊進(jìn)行操作?？刂七壿嫶藭r(shí)需要將待操作的塊地址加1，同時(shí)重新從RAM中讀出下一條無(wú)效塊的地址的信息，按照上述流程循環(huán)操作，直至所有的塊都操作完成。圖5為預(yù)匹配邏輯的實(shí)現(xiàn)流程，其中A表示從無(wú)效塊列表中讀出的無(wú)效塊的地址信息，B表示的是需要操作的塊地址的信息。

圖5　無(wú)效塊預(yù)匹配邏輯流程圖

2.2基于位索引的快速無(wú)效塊識(shí)別方法與預(yù)匹配機(jī)制

高速存儲(chǔ)通道中基于超級(jí)塊地址映射的無(wú)效塊識(shí)別與預(yù)匹配方法，將完整的無(wú)效塊地址信息保存在無(wú)效塊列表中，在匹配過程中需要將所保存的無(wú)效塊地址信息讀出，并與當(dāng)前的操作地址信息進(jìn)行比較，使得Flash存儲(chǔ)陣列讀寫操作存在一定的時(shí)間延時(shí)，不能極大地發(fā)揮多通道構(gòu)架的并發(fā)讀寫和資源的整合與優(yōu)化設(shè)計(jì)的優(yōu)勢(shì)，此外，造成了大量的存儲(chǔ)容量損失也是該無(wú)效塊識(shí)別存在的一個(gè)缺陷[5]。為了解決上述不足，實(shí)現(xiàn)多芯片存儲(chǔ)陣列中的無(wú)效塊的快速檢索與高效識(shí)別，提出了一種基于位索引的快速無(wú)效塊識(shí)別和實(shí)時(shí)的預(yù)匹配機(jī)制。

以2芯片陣列結(jié)構(gòu)為例，該結(jié)構(gòu)中包含2片MT29F128G08AJAAA芯片，共存在8個(gè)LUN模塊，即1個(gè)超級(jí)塊由8個(gè)LUN中相同位置的子塊組成，也就是說1個(gè)超級(jí)塊地址對(duì)應(yīng)有8位的無(wú)效塊標(biāo)識(shí)符。因每片上述芯片的每個(gè)LUN模塊被劃分為4 096個(gè)存儲(chǔ)塊，故本例程中的超級(jí)塊地址的深度為4 096，轉(zhuǎn)換成16進(jìn)制表示就是000h～FFFh。假設(shè)用二進(jìn)制數(shù)據(jù)“1”表示的是無(wú)效塊，“0”為有效塊標(biāo)識(shí)。這樣就可通過存儲(chǔ)列表的地址來(lái)表示超級(jí)塊的塊地址，根據(jù)其保存的數(shù)據(jù)來(lái)識(shí)別該地址所對(duì)應(yīng)的物理塊是否是無(wú)效塊。圖6所示為改進(jìn)的基于位索引的無(wú)效塊列表結(jié)構(gòu)。無(wú)效塊列表的地址也就是超級(jí)塊對(duì)應(yīng)的地址，其多存儲(chǔ)的信息則表示為各LUN模塊的無(wú)效塊標(biāo)識(shí)位。這樣能夠遍歷存儲(chǔ)空間中的所有的塊，避免了額外的存儲(chǔ)容量損失。

圖6　基于位索引的無(wú)效塊列表結(jié)構(gòu)

圖7所示為基于位索引的無(wú)效塊列表生成流程。首先開辟一個(gè)存儲(chǔ)深度為4 096，數(shù)據(jù)位寬為8bit存儲(chǔ)模塊，并將其所保存的內(nèi)容置“0”。當(dāng)開始無(wú)效塊檢測(cè)后，若檢測(cè)到超級(jí)塊內(nèi)的某個(gè)子塊為無(wú)效塊，將其在無(wú)效塊識(shí)別字的相應(yīng)位置給置成“1”。待該超級(jí)塊內(nèi)的所有子塊均檢測(cè)完畢后，將無(wú)效塊識(shí)別字寫入到當(dāng)前超級(jí)塊地址所對(duì)應(yīng)的存儲(chǔ)空間中，直至所有的超級(jí)塊都完成了檢測(cè)。

圖7　基于位索引的無(wú)效塊列表生成流程圖

位索引式快速無(wú)效塊識(shí)別方法在Flash存儲(chǔ)陣列進(jìn)行讀寫操作中，讀寫有效塊與識(shí)別無(wú)效塊是并行執(zhí)行的，換言之，當(dāng)主控芯片對(duì)陣列中的Flash有效塊進(jìn)行讀寫操作的同時(shí)，也對(duì)無(wú)效塊列表檢索，并在當(dāng)前有效塊讀寫操作完畢前，能夠及時(shí)準(zhǔn)確地將下一個(gè)有效塊的地址提前給出。從另一種角度講，這樣就大大削減了無(wú)效塊的識(shí)別過程，可以認(rèn)為讀寫操作是不間斷性的，從而大大提高了Flash存儲(chǔ)陣列操作速率。其匹配流程圖如圖8所示。

圖8　基于位索引的無(wú)效塊預(yù)匹配流程圖

3 性能對(duì)比分析

為測(cè)試實(shí)際的NANDFlash器件的無(wú)效塊的分布情況，利用ChipScope軟件獲取無(wú)效塊列表中的無(wú)效塊地址信息。隨機(jī)抽取了10片某同一批次的Micron公司的MT29F128G08AJAAA大容量芯片進(jìn)行了無(wú)效塊測(cè)試。采用了上超級(jí)塊映射結(jié)構(gòu)，即根據(jù)芯片內(nèi)的4個(gè)LUN結(jié)構(gòu)，使每個(gè)超級(jí)塊含有4個(gè)子塊，其超級(jí)塊地址的范圍為：000h～FFFh，共4 096個(gè)超級(jí)塊。

圖9所示為某一個(gè)芯片的無(wú)效塊測(cè)試的FPGA的采樣時(shí)序圖，存在有3個(gè)無(wú)效塊，其塊地址分別為05Ah、05Bh以及273h。表2所示為隨機(jī)抽取的10片芯片的無(wú)效塊測(cè)試的結(jié)果統(tǒng)計(jì)。

圖9　某一芯片無(wú)效塊測(cè)試FPGA采樣時(shí)序圖(截圖)

表2　無(wú)效塊測(cè)試結(jié)果統(tǒng)計(jì)

從兩個(gè)方面對(duì)上述統(tǒng)計(jì)結(jié)果的無(wú)效塊識(shí)別與匹配機(jī)制的性能進(jìn)行對(duì)比分析，即無(wú)效塊列表占用的存儲(chǔ)資源的容量大小以及整體的存儲(chǔ)容量的損耗情況(1#：基于超級(jí)塊地址的無(wú)效塊識(shí)別與匹配；2#：基于位索引的無(wú)效塊識(shí)別與匹配)。

1)無(wú)效塊列表占用存儲(chǔ)資源

無(wú)效塊列表是利用的是FPGA內(nèi)部的存儲(chǔ)資源實(shí)現(xiàn)，對(duì)于1#方案，無(wú)效塊列表的容量的大小受所選用的器件的中單個(gè)LUN中所含有的最多的無(wú)效塊數(shù)量所決定，如單個(gè)芯片MT29F128G08AJAAA中的每個(gè)LUN中最多含有的無(wú)效塊的數(shù)量是80個(gè)，采用超級(jí)塊映射的方式下，其最壞的情況下會(huì)有80×4=320個(gè)無(wú)效塊，無(wú)效塊的地址為12位二進(jìn)制數(shù)，故其無(wú)效塊列表最大將達(dá)到：(320×12bit=480byte)。N個(gè)芯片在最壞的情況下的無(wú)效塊列表的大小為480byte×N。2#方案中，超級(jí)塊地址的深度就是無(wú)效塊列表的深度，即無(wú)效塊列表的深度為4 096，而無(wú)效塊的標(biāo)識(shí)位寬與總的LUN個(gè)數(shù)有關(guān)，對(duì)于有著M個(gè)Flash芯片的存儲(chǔ)通道，無(wú)效塊列表的容量大小為：(4 096×4×M)/8=2k×M字節(jié)。由此可以看出，1#方案所需要的FPGA內(nèi)部的存儲(chǔ)資源要比2#方案所需的資源要小，且不到其大小的1/4。

2)存儲(chǔ)容量的損耗

1#方案是利用超級(jí)塊的地址作為無(wú)效塊地址識(shí)別的最小單位，只要在超級(jí)塊內(nèi)部的任何一個(gè)小塊中存在一個(gè)是無(wú)效塊，則會(huì)認(rèn)為整個(gè)的這個(gè)超級(jí)塊都是無(wú)效塊。2#方案中將超級(jí)塊中的小塊作為識(shí)別的最小單位，其內(nèi)部的所有的小塊都將被標(biāo)記，避免了1#方案中的有效塊被當(dāng)成無(wú)效塊的情況。2#方案的容量損失只于芯片中存在的總的無(wú)效塊的個(gè)數(shù)有關(guān)，即其最大的容量損失與芯片的個(gè)數(shù)N的關(guān)系為：(80×4)×NMbyte。而1#方案中的造成的容量損失與芯片個(gè)數(shù)N的關(guān)系為：(80×4)×N×4Mbyte即1#方案的存儲(chǔ)容量損失是2#方案損失的4倍關(guān)系。

4小結(jié)

針對(duì)不同的應(yīng)用環(huán)境基于超級(jí)塊地址映射的無(wú)效塊識(shí)別和基于位索引的無(wú)效塊識(shí)別方法均具有一定的應(yīng)用價(jià)值。在高速大容量存儲(chǔ)環(huán)境中，這兩種無(wú)效塊識(shí)別方法對(duì)Flash存儲(chǔ)陣列的讀寫操作均有絕對(duì)的優(yōu)勢(shì)，基于超級(jí)塊的地址映射的無(wú)效塊識(shí)別，占用主控芯片RAM資源較少，對(duì)主控芯片性能要求不高，但其在讀寫操作中存在一定的時(shí)間延時(shí)，而且資源利用率也不高，更適用于超大容量的數(shù)據(jù)存儲(chǔ)陣列環(huán)境；基于位索引的無(wú)效塊識(shí)別方法讀寫操作較快，資源利用率也較高，但其占用主控芯片RAM資源較多，更適合持續(xù)超高速、高密度的數(shù)據(jù)存儲(chǔ)環(huán)境。

致謝：

論文成果要感謝任勇峰老師、儲(chǔ)成群老師和劉東海師兄的指導(dǎo)，以及李杰同學(xué)和閆安斌同學(xué)在設(shè)計(jì)中進(jìn)行的大量試驗(yàn)和測(cè)試。

參考文獻(xiàn)：[1]楊立宏， 毛亞杰， 行長(zhǎng)印. 基于Flash的CCD相機(jī)數(shù)據(jù)高速存儲(chǔ)系統(tǒng)設(shè)計(jì)[J].長(zhǎng)春理工大學(xué)學(xué)報(bào)(自然科學(xué)版)，2009，32(1)：31-34.

[2]王芳， 李恪， 蘇林，等. 空間太陽(yáng)望遠(yuǎn)鏡的星載固態(tài)存儲(chǔ)器研制[J].電子學(xué)報(bào)，2004， 32(3)： 472-475.

[3]張科， 郝智泉， 王貞松. 一種基于新體系結(jié)構(gòu)的空間固態(tài)記錄器原型系統(tǒng)[J].電子學(xué)報(bào)，2008， 36(2)： 285-291.

[4]宋杰， 何友， 唐小明. 基于FPGA的超高速雷達(dá)信號(hào)實(shí)時(shí)采集存儲(chǔ)系統(tǒng)[J].電子技術(shù)應(yīng)用，2005， 31(11)： 18-20.[5]任勇峰， 張文棟. 高精度、高速雷達(dá)圖像記錄設(shè)備的研究[J].彈箭與制導(dǎo)學(xué)報(bào)，2004 (2)： 71-74.

任勇峰(1968— )，博士生導(dǎo)師，主要研究方向?yàn)殡娐放c系統(tǒng)，信號(hào)采集及存儲(chǔ)；

薄仕(1989— )，碩士生，主研電路與系統(tǒng)、信號(hào)采集及存儲(chǔ)；

儲(chǔ)成群(1987— )，博士，主研電路與系統(tǒng)、測(cè)試計(jì)量技術(shù)；

李杰(1989— )，碩士生，主研電路與系統(tǒng)、信號(hào)采集及存儲(chǔ)；

閆安斌(1989— )，碩士生，主研電路與系統(tǒng)、信號(hào)采集及存儲(chǔ)。責(zé)任編輯：閆雯雯

Invalidblockmanagementbasedonhigh-speedmassimagedataflashstoragearray

RENYongfeng,BOShi,CHUChengqun,LIJie,YANAnbin

(National Key Laboratory for Electronic Measurement Technology, North University of China Taiyuan,Taiyuan 030051，China)

Abstract:According to the need of the high-speed mass image data storage base on FPGA,it is proposed that two kinds of invalid fast management strategy of the structure based on high-speed parallel Flash high-capacity data storage, and compares the advantages and disadvantages of the invalid block management based on the super block address mapping and based on an index of invalid block management in different application environment, lists the two ways of invalid data block list resource utilization and storage capacity loss. Through multiple validation of the project, the two kinds of invalid fast management strategy strengths and meet the high-speed parallel Flash storage array of different applications.

Key words：memory array；invalid block management；super block address mapping；bit index

中圖分類號(hào)：TP391

文獻(xiàn)標(biāo)志碼：A

DOI：10.16280/j.videoe.2016.04.008

作者簡(jiǎn)介：

收稿日期：2015-11-16

文獻(xiàn)引用格式：任勇峰，薄仕，儲(chǔ)成群，等. 基于高速圖像數(shù)據(jù)Flash存儲(chǔ)陣列無(wú)效塊管理[J].電視技術(shù)，2016，40(4)：38-42.

RENYF,BOS,CHUCQ,etal.Invalidblockmanagementbasedonhigh-speedmassimagedataflashstoragearray[J].Videoengineering，2016，40(4)：38-42.