邵曉燕

【摘要】在電子產(chǎn)品的設(shè)計(jì)中印制電路板（PCB）十分重要，不單要確保電路元器件電氣連接的準(zhǔn)確，還要考慮自身的抗干擾性。本文主要分析印制電路板的布局類(lèi)、板層類(lèi)及走線類(lèi)干擾問(wèn)題，針對(duì)三種干擾問(wèn)題提出了相應(yīng)的抑制對(duì)策，同時(shí)提出PCB設(shè)計(jì)里的電磁兼容性預(yù)測(cè)分析，確?；赑CB設(shè)計(jì)的電磁兼容性能得以實(shí)現(xiàn)。

【關(guān)鍵詞】PCB；電磁兼容性；抑制對(duì)策

在信息化技術(shù)不斷發(fā)展的今天，電子產(chǎn)品的功能、種類(lèi)、構(gòu)造等都越發(fā)復(fù)雜，促使PCB設(shè)計(jì)逐漸多層次化和高密度化，PCB設(shè)計(jì)里的電磁兼容性問(wèn)題也備受重視與關(guān)注。電磁兼容性（EMC）設(shè)計(jì)不僅能確保PCB板上所有電路均正常、穩(wěn)定工作，不相互干擾，還能有效降低PCB對(duì)外的輻射發(fā)射以及傳導(dǎo)發(fā)射，確保PCB電路不受外部輻射與傳導(dǎo)干擾。故研究基于PCB設(shè)計(jì)的電磁兼容性十分重要。

1、PCB干擾種類(lèi)

PCB干擾主要有三種，一是布局類(lèi)干擾，通常是PCB板上元件放置位置不合適產(chǎn)生的干擾；二是板層類(lèi)干擾，通常是由于不科學(xué)設(shè)置造成的噪聲干擾；三是走線類(lèi)干擾，通常是PCB信號(hào)線、電源線以及地線的線距離或是線寬度設(shè)置不合理或是PCB布線方法不當(dāng)?shù)仍斐傻母蓴_。就PCB干擾類(lèi)型來(lái)說(shuō)，可分別采取布局規(guī)則、分層對(duì)策、走線規(guī)則抑制措施，削弱甚至是消除PCB設(shè)計(jì)受干擾的影響，確保符合電磁兼容性設(shè)計(jì)標(biāo)準(zhǔn)。

2、PCB干擾種類(lèi)的對(duì)應(yīng)抑制對(duì)策

2.1布局類(lèi)干擾的抑制對(duì)策

要抑制布局類(lèi)干擾必須確保PCB布局合理，PCB布局應(yīng)遵循以下六點(diǎn)：一是根據(jù)信號(hào)流通位置合理設(shè)置每個(gè)功能模塊的電路位置，盡量確保方向一致；二是布局中心鎖定為模塊電路的核心元件，盡可能縮減各個(gè)元器件間尤其是高頻器件之間的引線；三是集成熱敏元件、芯片等的時(shí)候必須遠(yuǎn)離發(fā)熱元件；四是結(jié)合PCB板上元器件的位置確定連接器位置，盡量將連接器放置在PCB板一側(cè)，防止電纜從兩側(cè)引出，降低共模電流輻射；五是I/O驅(qū)動(dòng)器要和連接器緊緊靠在一起，防止板上I/O信號(hào)長(zhǎng)距離走線；六是如若是敏感元器件則不能靠太近，輸出和輸入元件要遠(yuǎn)離。

2.2板層類(lèi)干擾的抑制對(duì)策

首先，應(yīng)掌握電路板設(shè)計(jì)信息，綜合考慮信號(hào)線密集程度、電源和地種類(lèi)等因素，以此確定保障電路功能需要的電源和布線層數(shù)。分層對(duì)策的好壞對(duì)接地層或是電源層的瞬態(tài)電壓以及電源與信號(hào)的電磁場(chǎng)屏蔽有重要影響。根據(jù)實(shí)踐經(jīng)驗(yàn)給出總分層對(duì)策，接地層和電源層應(yīng)相鄰且兩者間距盡量小，信號(hào)層要緊挨接地層或是電源層使用一層或多層。在設(shè)計(jì)單雙層板的時(shí)候要重點(diǎn)設(shè)計(jì)電源線與信號(hào)線。為縮減電源電流的回路面積，地線和電源線間要緊鄰且保持平行。就單層板來(lái)說(shuō)，應(yīng)在重要信號(hào)線兩邊設(shè)置保衛(wèi)地線，一來(lái)縮減信號(hào)回路面積，二來(lái)避免信號(hào)線和與信號(hào)線間出現(xiàn)串?dāng)_。就雙層板來(lái)說(shuō)，也可以設(shè)置保衛(wèi)地線，或是在重要信號(hào)線的投影平面上進(jìn)行大面積鋪地。單雙層板的制造和裝配調(diào)試雖然簡(jiǎn)單方便，但若是如 數(shù)字電路以及數(shù)模混合電路等較復(fù)雜的PCB是不適合使用的。因?yàn)槿狈⒖计矫妫椛鋾?huì)隨著環(huán)路面積的增加而增強(qiáng)，平行走線也很難避免。

如若成本足夠，建議采用多層板。在設(shè)計(jì)多層板時(shí)要遵循三點(diǎn)：一是如總線、時(shí)鐘線等輻射強(qiáng)或是敏感度高的重要信號(hào)線，布線最好在兩地層間或是和地層緊鄰的信號(hào)層，布線接近地平面便于縮減信號(hào)回路面積，減小輻射強(qiáng)度，強(qiáng)化抗干擾能力。二是確保邊緣輻射得到有效控制，與相鄰地平面相比電源平面需要向內(nèi)縮減5到20H（H為介質(zhì)厚度）；三是如果底層和頂層有高頻信號(hào)線，需要把高頻信號(hào)線走在頂層和地層之間，抑制高頻信號(hào)線對(duì)空間的輻射。

2.3走線類(lèi)干擾的抑制措施

PCB走線需要遵循六點(diǎn)原則：一是輸出端和輸入端導(dǎo)線要盡可能防止相鄰長(zhǎng)距離平行，可通過(guò)在走線間插地線或是增加線條間距的方式降低平行串?dāng)_；二是不能突然改變走線寬度，如若要拐角，拐彎的地方通常走圓弧或是135°；三是載流回路對(duì)外輻射隨著環(huán)路面積、通過(guò)電流以及信號(hào)頻率的增加（減少）而增加（減少），故應(yīng)縮減電流流通時(shí)的導(dǎo)線環(huán)路面積；四是縮短導(dǎo)線長(zhǎng)度增加其寬度，便于降低導(dǎo)線阻抗；五是為保同層相鄰線路間的噪聲耦合以及串?dāng)_達(dá)到最小，需在線間做隔離處理，確保布線分離；六是設(shè)置分流隔離關(guān)鍵信號(hào)，設(shè)置保護(hù)路線保護(hù)關(guān)鍵信號(hào)。此外，信號(hào)線、電源線和地線走線的時(shí)候，不僅要遵循走線準(zhǔn)則，還要結(jié)合自身特點(diǎn)和功能實(shí)施布線。

（1）公共地線盡可能在PCB板邊緣布置，最好呈網(wǎng)狀或是環(huán)狀；接地線要盡可能粗，地線要多使用銅箔，強(qiáng)化屏蔽效果；模擬地要和數(shù)字地分離，模擬地理的低頻地要多使用單點(diǎn)開(kāi)聯(lián)，具體布線有問(wèn)題時(shí)可以考慮部分串聯(lián)然后再并聯(lián)，高頻地最好使用多點(diǎn)串聯(lián)。（2）盡可能增加電源線寬度，削弱環(huán)路電阻，確保地線和電源線走向同數(shù)據(jù)傳遞走向保持一致。如若是多層PCB，要縮減電源線到地層或是電源層的長(zhǎng)度。盡量讓電源給各個(gè)功能單元單獨(dú)供電，由公共電源供電的電路盡量做到彼此接近和互相兼容。（3）信號(hào)線盡可能短，確保削弱干擾信號(hào)耦合路徑。應(yīng)先布置時(shí)鐘信號(hào)線和敏感信號(hào)線，接著布置高速信號(hào)線，最后再布置非重要信號(hào)線。如若信號(hào)線之間不相容，就應(yīng)做隔離處理，防止形成耦合干擾。關(guān)鍵信號(hào)線走線時(shí)不能跨越分隔區(qū)，即便是焊盤(pán)和過(guò)孔造成的參考平面間隙也不行，不然會(huì)增加信號(hào)回路面積。同時(shí)，為抑制邊緣輻射，關(guān)鍵信號(hào)線距離參考平面邊沿的距離不能小于3H（H表示關(guān)鍵信號(hào)線距離參考平面的高度）。敏感及強(qiáng)輻射信號(hào)線應(yīng)距離接口外出信號(hào)線較遠(yuǎn)，防止信號(hào)線之間形成耦合干擾，減少系統(tǒng)誤操作以及向外輻射。差分信號(hào)線長(zhǎng)度要一樣，處于同一層，并行走線，確保阻抗一樣，線之間不存在其他走線，保證共模阻抗一樣，強(qiáng)化其抗干擾性能。

3、結(jié)語(yǔ)

綜上所述，結(jié)合電磁兼容預(yù)測(cè)分析得出的結(jié)論，對(duì)于不同種類(lèi)的干擾應(yīng)采取相應(yīng)的技術(shù)措施進(jìn)行抑制，才能有效提升PCB的設(shè)計(jì)質(zhì)量和水平。剛開(kāi)始設(shè)計(jì)產(chǎn)品的時(shí)候就使用仿真軟件對(duì)PCB實(shí)施電磁兼容預(yù)測(cè)分析，基本上能分析出PCB設(shè)計(jì)的電磁兼容性能，便于后續(xù)PCB設(shè)計(jì)的科學(xué)分層、適當(dāng)布局以及合理走線?？傊?，基于PCB的電磁兼容性設(shè)計(jì)是一項(xiàng)技術(shù)性和實(shí)踐性都很強(qiáng)的工作，在具體設(shè)計(jì)時(shí)必須綜合考慮性能指標(biāo)要求、功能模塊分布等多方面因素，同時(shí)做好預(yù)測(cè)分析和相應(yīng)抑制對(duì)策，這樣才能有效保障設(shè)計(jì)質(zhì)量。

參考文獻(xiàn)

[1]葛寧.PCB中電磁兼容性設(shè)計(jì)[J].電子設(shè)計(jì)工程，2014，22（2）：185-187.

[2]許其吉.探討無(wú)線通信模塊PCB電磁兼容性[J].通訊世界， 2015（6）：37-38.