施朝霞， 賈立新

(浙江工業(yè)大學(xué) 信息工程學(xué)院， 浙江 杭州 310023)

CMOS門電路輸入極限參數(shù)與電源電壓的關(guān)系

施朝霞， 賈立新

(浙江工業(yè)大學(xué) 信息工程學(xué)院， 浙江 杭州 310023)

CMOS門電路是數(shù)字電路課程中的重要內(nèi)容，CMOS門電路的極限參數(shù)是教學(xué)的難點(diǎn)和重點(diǎn)，課堂教學(xué)中有定性分析，無具體理論探究，導(dǎo)致學(xué)生閱讀數(shù)據(jù)手冊時無法理解輸入極限參數(shù)與電源電壓的關(guān)系。本文采用公式法和逐段線性近似法分析了CMOS門電路的電壓傳輸特性曲線，并基于Cadence平臺進(jìn)行了仿真驗(yàn)證。本文對CMOS門電路極限參數(shù)的教學(xué)有一定的指導(dǎo)作用。

CMOS門電路；極限參數(shù)；電源電壓

0 引言

門電路是構(gòu)成數(shù)字電路的最基本單元，CMOS門電路是"數(shù)字電路與數(shù)字邏輯"課程的重要內(nèi)容。在CMOS門電路的教學(xué)中，電氣特性中極限參數(shù)是一個非常重要的概念，它決定了CMOS門電路能正確工作的輸入輸出電壓條件。由于數(shù)字電路教學(xué)中把CMOS管看成理想開關(guān)，課程中只定性給出了CMOS門電路的電壓傳輸特性(VTC)曲線與極限參數(shù)的關(guān)系，因此，學(xué)生在具體使用CMOS門電路查閱數(shù)據(jù)手冊時會發(fā)現(xiàn)自己難以正確理解極限參數(shù)與電源電壓的關(guān)系。

課程里分析CMOS門電路的VTC曲線時，通常以CMOS管的閾值電壓作為臨界條件判斷其導(dǎo)通還是截止，從而得到輸出是高電平還是低電平。學(xué)生認(rèn)為如果電源電壓發(fā)生變化，則輸出的高電平相應(yīng)變化是可以理解的，但是CMOS管的閾值電壓是保持不變的，電源電壓增加時，為什么輸入極限參數(shù)也會隨著增加呢[1]？

要正確理解輸入極限參數(shù)與電源電壓的關(guān)系，首先要明確輸入極限參數(shù)與VTC曲線的關(guān)系，參考文獻(xiàn)[2]指出輸入高低電平極限參數(shù)是VTC曲線斜率為-1時所對應(yīng)的兩處輸入電壓。它們可以通過以下步驟進(jìn)行求解：①判斷CMOS管的工作狀態(tài)；②列出CMOS管電流電壓方程，并求解；③對方程進(jìn)行求導(dǎo)，得到斜率-1時的兩個輸入電壓關(guān)系式；④根據(jù)得到的關(guān)系式分析輸入極限參數(shù)與電源電壓的關(guān)系。

筆者認(rèn)為上述過程需要從模擬電路的角度來分析CMOS管的工作狀態(tài)，并正確理解CMOS管工作在飽和區(qū)和線性區(qū)時的電流電壓特性方程，這對學(xué)生的要求偏高。因此本文除了嚴(yán)格地用方程法對極限參數(shù)與電源電壓關(guān)系分析外，還給出了另外一種更加直觀的分段線性近似法，供不同層次的學(xué)生學(xué)習(xí)時參考。

1 靜態(tài)CMOS門電路基本結(jié)構(gòu)

靜態(tài)CMOS門是上拉網(wǎng)絡(luò)(PUN)和下拉網(wǎng)絡(luò)(PDN)的組合，PUN由PMOS管構(gòu)成，PDN由NMOS管構(gòu)成，輸入信號I1～I(xiàn)n加在MOS管的柵極，通過PUN和PDN互補(bǔ)結(jié)構(gòu)可以實(shí)現(xiàn)各種邏輯函數(shù)。在實(shí)際的CMOS門電路中，為了避免PUN和PDN組成的電路網(wǎng)絡(luò)中MOS管經(jīng)過多次串、并聯(lián)后帶來的電平平移和對輸出電氣特性的影響，引入反相器作為緩沖器。實(shí)際的CMOS門電路結(jié)構(gòu)如圖1所示，在每個輸入端以及輸出端都增加CMOS反相器作為緩沖器。因此在論述CMOS門電路輸入極限參數(shù)與電源電壓的關(guān)系時，實(shí)際上需要探究的是CMOS反相器輸入極限參數(shù)與電源電壓的關(guān)系。

圖1 CMOS門電路結(jié)構(gòu)

2 CMOS反相器VTC曲線分析

CMOS反相器由一對PMOS管和NMOS管串聯(lián)構(gòu)成，并聯(lián)的柵極作為反相器的輸入端，共用的漏極作為反相器的輸出端。CMOS反相器的電路結(jié)構(gòu)和電壓傳輸特性曲線如圖2所示。當(dāng)0

(a)電路結(jié)構(gòu)圖 (b)VTC曲線圖圖2 CMOS反相器

根據(jù)定性的定義，VIH(min)是門電路保證能被識別為高電平的最小輸入電壓；VIL(max)是門電路保證能被識別為低電平的最大輸入電壓；VOH(min)是門電路輸出為高電平的最小輸出電壓；VIH(min)是門電路輸出為低電平的最大輸出電壓[3]。根據(jù)最本質(zhì)的定義，VIL(max)和VIH(min)是VTC曲線dVout/dVin=-1時所對應(yīng)的輸入電壓，Voh(min)和VOL(max)是分別對應(yīng)的輸出電壓。從模擬電路的角度來說，輸入極限參數(shù)是由CMOS門電路構(gòu)成的放大器的增益等于-1時的點(diǎn)所決定的，如圖2(b)中的C、D點(diǎn)所示。

1)公式推導(dǎo)法

當(dāng)CMOS反相器工作在C點(diǎn)時，兩個MOS管都導(dǎo)通，而NMOS管由于其漏源電壓高，工作在飽和區(qū)，PMOS管由于其源漏電壓低，工作在線性區(qū)[4]。忽略溝道調(diào)制效應(yīng)，流過NMOS管的漏源電流：

(1)

其中μn為電子的載流子遷移率，Cox為MOS管單位面積柵氧化層電容， W/L為MOS管的寬長比，VGSN為NMOS管的棚源電壓。流過PMOS管的源漏電流：

(2)

其中μp為電子的載流子遷移率，VSGP為PMOS管的源柵電壓。當(dāng)NMOS和PMOS管都導(dǎo)通時，流過的電流相等。

IDSN=ISDP

(3)

同時VGSN=Vin

(4)

VSGP=VDD-Vin

(5)

VSDP=VDD-Vout

(6)

將式(1～2)(4～6)代入式(3)，并令0.5μnCoxW/L=KN，0.5μpCoxW/L=Kp， 可得到：

(7)

式(7)是關(guān)于Vout的一元二次方程，從中可以得到dVout/dVin的函數(shù)關(guān)系式，由于求解復(fù)雜不再展開，但從方程中可以看到曲線斜率與電源電壓VDD有關(guān)。

2)逐段線性近似法

上述方法往往使用不便。更為簡單可行的方法是對VTC采用逐段線性近似，如圖2(b)中VTC曲線粗線所示，CMOS門電路VTC曲線過渡區(qū)由于線性度較高，C、D兩點(diǎn)之間可以近似為一段直線，其斜率等于在VM處的增益f，其中VM是CMOS反相器Vin=Vout時的開關(guān)閾值，且VM=0.5VDD。利用三角形相似法可得到：

(8)

(9)

從式(8)(9)可知，CMOS門電路的輸入極限參數(shù)VIL(max)和VIH(min)與電源電壓VDD是成正比的，會隨著電源電壓的增加而增加。

3 仿真驗(yàn)證

采用Cadence軟件驗(yàn)證上述理論，該軟件可用于集成電路設(shè)計的仿真。工藝庫采用的是CSMC的0.5 μm工藝。仿真的CMOS反相器電路圖如圖3(a)所示。不同電源電壓下CMOS反相器VTC曲線仿真圖如圖3(b)所示。根據(jù)仿真結(jié)果，分別取VTC曲線斜率為-1時的A、B點(diǎn)可以得到如下數(shù)據(jù)：VDD=2 V時，VIL(mx)=0.93 V,VIH(min)=1.2 V；VDD=4.5 V時，VIL(max)=2.04 V,VIH(min)=2.77 V；VDD=6 V

時，VIL(max)=2.94 V,VIH(min)=3.68 V。將仿真得到的數(shù)據(jù)整理后可以得到在不同電源電壓時，VIL(max)≈0.61VDD。仿真結(jié)果驗(yàn)證了上述的理論推導(dǎo)和逐段線性近似法來分析CMOS門電路的輸入極限參數(shù)與電源電壓的關(guān)系是正確的。需要說明的是如果集成芯片制造時采用不同的工藝，仿真得到的CMOS門電路輸入極限參數(shù)與電源電壓的關(guān)系倍數(shù)會有不同，但是不影響存在的線性關(guān)系。

(a)仿真電路圖 (b) VTC曲線仿真圖

4 結(jié)語

本文采用公式法和逐段線性近似法分析了CMOS門電路輸入極限參數(shù)與電源電壓的關(guān)系，并進(jìn)行了仿真驗(yàn)證。在CMOS門電路極限參數(shù)的教學(xué)中，建議將此內(nèi)容補(bǔ)充進(jìn)去。使學(xué)生能正確地理解CMOS門電路的極限參數(shù)與電源電壓的關(guān)系，從而更好地將其應(yīng)用在工程實(shí)踐中。

[1] 劉恩科主編.半導(dǎo)體物理學(xué)(第7版)[M].北京:電子工業(yè)出版社,2011年3月

[2] 賈立新主編.數(shù)字電路(第2版)[M].北京:電子工業(yè)出版社,2011年8月

[3] Jan M,Rabaey.數(shù)字集成電路-電路、系統(tǒng)與設(shè)計(第二版)[M].周潤德譯,北京:電子工業(yè)出版社,2011年11月

[4] Behzad Razavi.模擬CMOS集成電路設(shè)計[M].陳貴燦譯,西安:西安交通大學(xué)出版社,2013年4月

Relationship Between Input Limited Parameters and Power Supply Voltage of CMOS Gates

SHI Zhao-xia, JIA Li-xin

(SchoolofInformationEngineer,ZhejiangUniversityofTechnology,Hangzhou310023,China)

CMOS gates are important part of the digital circuit, and its emphasis point is on the limited parameters. Qualitative analysis is discussed during the teaching without concrete theory. When using the date sheet, students can not understand the relationship between the input limited parameters and the supply voltage. In this paper, we analyze the voltage transfer characteristic curve using formula method and piecewise linear approximation method. The tool Cadence is used to simulate and verify the results. This paper has some guidance to the teaching of limited parameters for CMOS gate circuit.

CMOS gates; limited parameters; power supply voltage

2015-08-28;

2015-11-10

2015年浙江省課堂教學(xué)改革項目：“數(shù)字電路與數(shù)字邏輯”理論與試驗(yàn)相融合的課堂教學(xué)改革(kg2015056)

施朝霞(1981-)，女，博士，講師，主要從事數(shù)字電路理論教學(xué)，CMOS集成電路研究工作，E-mail：shizx@zjut.edu.cn

TN79

A

1008-0686(2016)03-0034-03