安衛(wèi)鈺 韓笑冬 王志富

（中國(guó)空間技術(shù)研究院通信衛(wèi)星事業(yè)部，北京 100094）

一種數(shù)字遙測(cè)接口容差測(cè)試方法及實(shí)現(xiàn)

安衛(wèi)鈺 韓笑冬 王志富

（中國(guó)空間技術(shù)研究院通信衛(wèi)星事業(yè)部，北京 100094）

通過(guò)對(duì)衛(wèi)星常用數(shù)字接口電路及其傳輸特性分析，研究了影響接口傳輸性能的時(shí)延、幅值和上升沿特性，提出了一種數(shù)字遙測(cè)傳輸接口容差測(cè)試方法并研制了測(cè)試設(shè)備，可以對(duì)數(shù)字信號(hào)進(jìn)行時(shí)延、電平幅值和上升沿的拉偏，實(shí)現(xiàn)了接口容差指標(biāo)的定量測(cè)試。通過(guò)對(duì)衛(wèi)星單機(jī)設(shè)備接口拉偏試驗(yàn)，驗(yàn)證了測(cè)試方法的正確性和測(cè)試設(shè)備的實(shí)用性。

衛(wèi)星；數(shù)字接口；容差；測(cè)試方法

1 引言

衛(wèi)星從研制到發(fā)射，須要經(jīng)過(guò)多個(gè)階段的測(cè)試驗(yàn)證，由于各階段的環(huán)境溫度和電纜規(guī)格不同，會(huì)使單機(jī)設(shè)備間的數(shù)字傳輸接口發(fā)生不匹配現(xiàn)象，影響遙測(cè)遙控信息的正常傳輸。尤其是設(shè)備熱試驗(yàn)期間，由于環(huán)境溫度的劇烈變化，信號(hào)的傳輸特性隨之變化，時(shí)序競(jìng)爭(zhēng)現(xiàn)象時(shí)有發(fā)生，使單機(jī)間無(wú)法正常通信，影響衛(wèi)星完成任務(wù)。

對(duì)接口電路容差指標(biāo)進(jìn)行分析和測(cè)試，提高接口在極限環(huán)境下的工作性能，可以有效地保證整星信息流的正常傳輸。國(guó)內(nèi)外均對(duì)電路容差進(jìn)行過(guò)研究分析，通過(guò)提取關(guān)鍵特性參數(shù)，使用仿真工具分析系統(tǒng)累積誤差，然后運(yùn)用數(shù)字化技術(shù)進(jìn)行迭代設(shè)計(jì)，提高系統(tǒng)的設(shè)計(jì)裕度［1－3］。但是這些方法只適用于設(shè)計(jì)階段，無(wú)法對(duì)硬件進(jìn)行實(shí)測(cè)，由于仿真工具的理想化，實(shí)際電路與設(shè)計(jì)值存在偏差。本文提出了一種對(duì)數(shù)字遙測(cè)電路容差定量測(cè)試的方法，適用于遙測(cè)視頻信號(hào)接口和RS422差分接口，通過(guò)硬件設(shè)備對(duì)電路關(guān)鍵特性參數(shù)進(jìn)行拉偏測(cè)試，模仿多種工況下星上設(shè)備單機(jī)接口的傳輸性能，可在整星集成測(cè)試前發(fā)現(xiàn)潛在的接口不匹配現(xiàn)象。

本文對(duì)容差測(cè)試機(jī)理進(jìn)行了研究，分析了傳統(tǒng)容差分析方法的利弊，論述了接口容差測(cè)試設(shè)備的實(shí)現(xiàn)原理和關(guān)鍵技術(shù)，通過(guò)該設(shè)備對(duì)星上單機(jī)設(shè)備的驗(yàn)證試驗(yàn)，論證了測(cè)試方法的有效性。

2 容差分析與測(cè)試原理

目前，通用的容差分析方法是計(jì)算各種工況下電路的性能參數(shù)、輸入量和元器件參數(shù)之間的關(guān)系，使用仿真軟件對(duì)電路進(jìn)行最壞情況分析或蒙特卡羅分析［4］，求出電路輸出性能參數(shù)的偏差范圍，找出對(duì)電路敏感度影響較大的參數(shù)并進(jìn)行控制，使電路滿足要求。如性能參數(shù)較差則修改電路設(shè)計(jì)，重新進(jìn)行容差分析直到滿足指標(biāo)要求。但是單機(jī)一旦生產(chǎn)完成后，缺少容差指標(biāo)驗(yàn)證方法，由于仿真工具中元器件的參數(shù)與實(shí)際值會(huì)有偏差，導(dǎo)致單機(jī)實(shí)際狀態(tài)與仿真設(shè)計(jì)的理想電路有差異，在環(huán)境惡劣情況下會(huì)發(fā)生接口不匹配現(xiàn)象。

為了實(shí)現(xiàn)對(duì)衛(wèi)星數(shù)字接口的容差測(cè)試，本文提出了容差定量測(cè)試的方法，須要研制測(cè)試設(shè)備對(duì)特定接口電路進(jìn)行最壞情況試驗(yàn)。對(duì)模擬數(shù)字遙測(cè)傳輸信號(hào)，進(jìn)行時(shí)延拉偏、電平拉偏和上升沿拉偏，時(shí)序拉偏精度20ns，幅值拉偏精度50mV，上升沿拉偏精度100ns，接口正常工作時(shí)拉偏參數(shù)的上下限即為接口的容差值。通過(guò)多路信號(hào)比較分析，可以對(duì)多路信號(hào)之間的時(shí)序關(guān)系進(jìn)行測(cè)試。

以圖1所示的一種典型的數(shù)字遙測(cè)傳輸接口時(shí)序?yàn)槔ｉT控信號(hào)有效時(shí)在時(shí)鐘的下降沿采集數(shù)據(jù)信號(hào)，理想情況下門控和時(shí)鐘信號(hào)的上升沿是對(duì)齊的，實(shí)際情況下兩個(gè)信號(hào)到來(lái)時(shí)間并不是對(duì)齊的，信號(hào)的上升沿、幅值也略有不同，不同的工況會(huì)使數(shù)據(jù)采集電路進(jìn)入不同的邏輯狀態(tài)，引起數(shù)據(jù)傳輸?shù)牟环€(wěn)定。容差定量測(cè)試方法可以對(duì)電路進(jìn)行最壞情況試驗(yàn)，使被測(cè)電路處于溫度、信號(hào)電壓、上升沿和延時(shí)等主要因素均為上下限的條件下，測(cè)試電路性能參數(shù)偏差。

3 測(cè)試設(shè)備實(shí)現(xiàn)方案

3．1 系統(tǒng)方案

測(cè)試設(shè)備是基于現(xiàn)場(chǎng)可編程門陣列（FPGA）和數(shù)字信號(hào)處理器（DSP）相結(jié)合的嵌入式硬件平臺(tái)［5］，設(shè)計(jì)了專用時(shí)延、幅值和上升沿的拉偏電路，利用上位機(jī)（PC機(jī)）軟件控制電路拉偏參數(shù)。

為了實(shí)現(xiàn)對(duì)接口信號(hào)的拉偏，須要對(duì)信號(hào)進(jìn)行多級(jí)處理。在FPGA中通過(guò)內(nèi)部處理邏輯生成標(biāo)準(zhǔn)時(shí)序信號(hào)，并接收DSP傳送的拉偏設(shè)置參數(shù)，根據(jù)時(shí)延拉偏參數(shù)對(duì)多路信號(hào)的時(shí)序關(guān)系進(jìn)行調(diào)整，以時(shí)鐘同步信號(hào)為基準(zhǔn)，調(diào)整其它信號(hào)與時(shí)鐘同步信號(hào)之間的延時(shí)量（可超前或滯后），F(xiàn)PGA通過(guò)外部輸出接口將信號(hào)送出，此時(shí)信號(hào)幅值為3．3V。接著對(duì)信號(hào)進(jìn)行幅值轉(zhuǎn)換，達(dá)到與星上設(shè)備接口匹配和幅值拉偏的目的。最后，對(duì)接口信號(hào)的上升沿時(shí)間進(jìn)行調(diào)整，通過(guò)可變阻容網(wǎng)絡(luò)實(shí)現(xiàn)。測(cè)試設(shè)備原理如圖2所示，主要由上位機(jī)、控制管理模塊、信號(hào)幅值轉(zhuǎn)換模塊、阻容網(wǎng)絡(luò)模塊、鋰電池、精密時(shí)鐘基準(zhǔn)源等組成。

上位機(jī)與DSP通過(guò)隔離串口總線通信，它提供用戶操作界面，用于設(shè)置系統(tǒng)工作模式、拉偏參數(shù)、顯示接收數(shù)據(jù)等功能，分為配置和工作模式。運(yùn)行在配置模式時(shí)，進(jìn)行接口類型的選擇和拉偏值設(shè)置，將配置信息發(fā)送給控制管理模塊，控制管理模塊響應(yīng)并回傳，上位機(jī)對(duì)回傳數(shù)據(jù)進(jìn)行判斷，正確后發(fā)出開(kāi)始執(zhí)行指令。運(yùn)行在工作模式時(shí)，進(jìn)行數(shù)據(jù)雙向收發(fā)，同時(shí)接收控制管理模塊傳來(lái)的遙測(cè)數(shù)據(jù)和向控制管理模塊發(fā)送指令數(shù)據(jù)。

3．2 時(shí)延拉偏方法

控制管理模塊實(shí)現(xiàn)系統(tǒng)的核心功能，使用FPGA模擬數(shù)字量接口時(shí)序并對(duì)不同信號(hào)之間的延時(shí)關(guān)系進(jìn)行調(diào)整；DSP完成與上位機(jī)的通信，將配置信息發(fā)送給FPGA處理。FPGA使用XILINX公司Spartan 6芯片XC6SLX100，外部時(shí)鐘采用穩(wěn)定度為1×10－6的恒溫晶振［6］，頻率為50MHz。

接口的時(shí)延拉偏在FPGA中實(shí)現(xiàn)，F(xiàn)PGA內(nèi)部采用級(jí)聯(lián)方式：第一級(jí)根據(jù)具體的通信協(xié)議，為信號(hào)設(shè)置狀態(tài)機(jī)，產(chǎn)生時(shí)鐘信號(hào)與門控信號(hào)對(duì)齊的時(shí)序。時(shí)鐘由FPGA內(nèi)部的直接數(shù)字式頻率合成器（DDS）產(chǎn)生，頻率控制字位寬為32bit，按照上位機(jī)設(shè)置的時(shí)鐘頻率，計(jì)算出DDS模塊的頻率控制字，得到規(guī)定頻率的時(shí)鐘信號(hào)。門控信號(hào)的周期為1024個(gè)時(shí)鐘周期，高電平持續(xù)時(shí)間為第M到第N個(gè)時(shí)鐘周期（M和N可由上位機(jī)設(shè)置），對(duì)時(shí)鐘從0開(kāi)始計(jì)數(shù)，門控信號(hào)狀態(tài)機(jī)初始態(tài)輸出為0；計(jì)數(shù)達(dá)到M時(shí)，在時(shí)鐘的上升沿門控轉(zhuǎn)入輸出為1狀態(tài)；計(jì)數(shù)達(dá)到N時(shí)，在時(shí)鐘的上升沿門控轉(zhuǎn)入輸出為0狀態(tài)；計(jì)數(shù)達(dá)到1024后，對(duì)計(jì)數(shù)器清零，門控轉(zhuǎn)為初始態(tài)；繼續(xù)對(duì)時(shí)鐘進(jìn)行計(jì)數(shù)，產(chǎn)生周期性的門控信號(hào)。

第二級(jí)在每路信號(hào)后面設(shè)置延時(shí)器，F(xiàn)PGA采用50MHz頻率，內(nèi)部設(shè)置最小延時(shí)單元為20ns，計(jì)算信號(hào)延時(shí)需要的最小延時(shí)單元個(gè)數(shù)，當(dāng)上位機(jī)設(shè)置門控信號(hào)超前時(shí)鐘信號(hào)時(shí)，將時(shí)鐘信號(hào)延時(shí)相應(yīng)的節(jié)拍數(shù)；當(dāng)上位機(jī)設(shè)置門控滯后時(shí)鐘時(shí)，將門控信號(hào)延時(shí)相應(yīng)的節(jié)拍數(shù)。因此，信號(hào)時(shí)延的精度可達(dá)到20ns。

3．3 幅值拉偏電路

星上接口電路分為單端接口和差分接口。針對(duì)單端接口，使用數(shù)字控制電源［7］對(duì)CD40109B電源轉(zhuǎn)換芯片的輸出端供電電壓進(jìn)行調(diào)節(jié)，實(shí)現(xiàn)方式如圖3所示，其中VCC代表芯片輸入端供電電壓，VDD代表輸出端供電電壓。數(shù)控電源提供5～13V電壓的精確調(diào)節(jié)功能，12位數(shù)模轉(zhuǎn)換（DA）控制器對(duì)數(shù)控電源進(jìn)行控制，控制分辨率可以達(dá)到15V/4096＝3．66mV。通過(guò)改變輸出端的電源電壓可以實(shí)現(xiàn)輸出信號(hào)的幅值變化，但是由于限流電阻和芯片內(nèi)部場(chǎng)效應(yīng)管特性，輸出信號(hào)相對(duì)供電電壓存在壓降，為此測(cè)試了不同供電電壓下輸出信號(hào)的壓降值，繪制了壓降補(bǔ)償曲線，如圖4所示。將壓降和其對(duì)應(yīng)的補(bǔ)償值制成表格存入DSP存儲(chǔ)區(qū)，DSP軟件調(diào)用此表對(duì)接收到的上位機(jī)設(shè)置值進(jìn)行補(bǔ)償，例如，接收到的信號(hào)電壓設(shè)置值為V1，查詢表格得到補(bǔ)償值ΔV，將補(bǔ)償后的電壓值V1＋ΔV傳輸給FPGA，F(xiàn)PGA據(jù)此設(shè)置供電電壓值。

通過(guò)對(duì)幅值拉偏設(shè)置進(jìn)行補(bǔ)償，提高了幅值拉偏的精度。由于電源紋波和地線雜波的干擾，經(jīng)測(cè)試，設(shè)備的電壓幅值輸出精度為50mV。

星上差分電路主要采用422差分驅(qū)動(dòng)芯片，芯片正常工作供電電壓范圍為4．5～5．5V，僅改變芯片電壓無(wú)法實(shí)現(xiàn)大范圍的幅值拉偏，所以提出了一種專用的改變差分電平輸出的方法，如圖5所示。FPGA輸出的邏輯電平一路經(jīng)過(guò)比較器輸出，另一路經(jīng)過(guò)反相后再經(jīng)過(guò)相同的比較器電路，實(shí)現(xiàn)2～6V的幅值輸出范圍。

圖3 單端接口拉偏方式Fig．3 Deflection method of single circuit

圖4 壓降補(bǔ)償曲線Fig．4 Compensation graph of voltage

圖5 差分電路拉偏方式Fig．5 Deflection method of difference circuit

3．4 上升沿拉偏電路

星上單機(jī)對(duì)上升沿時(shí)間拉偏需求為0．1～100．0μs，通過(guò)一種可變阻容網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)信號(hào)上升沿的改變。使用繼電器開(kāi)關(guān)控制接入電路中的電阻和電容值，調(diào)整電路的時(shí)間常數(shù)，可以改變輸出信號(hào)的上升沿時(shí)間，如圖6所示。本設(shè)計(jì)中上升沿時(shí)間定義為信號(hào)幅值從10%到90%之間的時(shí)間間隔，為2．2倍的時(shí)間常數(shù)。

圖6中，設(shè)計(jì)了4組電阻和4組電容單元，每組電容單元均由一個(gè)電容和一個(gè)可變電容器并聯(lián)組成，可變電容調(diào)節(jié)方式為手動(dòng)調(diào)節(jié)。A組為精調(diào)電容單元，電容調(diào)節(jié)范圍（C1＋C2）為20～110pF，調(diào)節(jié)精度為0．1pF，配合4組電阻，可實(shí)現(xiàn)的上升沿調(diào)節(jié)范圍為0．02～1．36μs；B、C、D組實(shí)現(xiàn)大范圍的上升沿參數(shù)調(diào)整，使用的可調(diào)電容器（C4，C6，C8）范圍為100～1000pF，調(diào)節(jié)精度為10pF，通過(guò)繼電器的接合實(shí)現(xiàn)了800～8500pF的容值調(diào)整范圍，配合4組電阻，上升沿調(diào)節(jié)范圍為0．88～105．09μs。因此，滿足了星上單機(jī)拉偏需要的上升沿范圍。

由于B、C、D組的可變電容調(diào)節(jié)精度較差，在進(jìn)行較大時(shí)間上升沿精調(diào)時(shí)，須接入A組電容單元。使用示波器觀察輸出信號(hào)的上升沿，手動(dòng)調(diào)節(jié)C2旋鈕改變電容值，待上升沿滿足精度要求。上升沿時(shí)間最長(zhǎng)（100μs），拉偏精度最差，理論計(jì)算誤差小于10ns，但是由于電路板的寄生感抗、容抗和示波器的測(cè)量誤差，可實(shí)現(xiàn)的拉偏精度優(yōu)于100ns。

圖6 接口邊沿拉偏示意圖Fig．6 Circuit of interface rise time deflection

3．5 星地接口安全設(shè)計(jì)

接口容差的硬件測(cè)試方法考驗(yàn)接口在極端情況下的傳輸性能，會(huì)帶來(lái)一定的測(cè)試風(fēng)險(xiǎn)，因此測(cè)試系統(tǒng)的可靠性和安全性設(shè)計(jì)是重要內(nèi)容，也是測(cè)試方法能否最終得到應(yīng)用的有效保證［8－9］。安全設(shè)計(jì)須要考慮限流限壓保護(hù)和接口隔離。在電源輸出端采用固態(tài)限流器進(jìn)行限流，在信號(hào)輸出端并聯(lián)穩(wěn)壓二極管進(jìn)行限壓，保證不會(huì)有過(guò)流過(guò)壓信號(hào)進(jìn)入星上設(shè)備。

供電和接地是接口隔離設(shè)計(jì)的主要考慮因素。本設(shè)計(jì)采用12V鋰電池供電，避免了將市電220V高電壓及其地線干擾引入星上設(shè)備的風(fēng)險(xiǎn)，并由隔離電源將12V電壓轉(zhuǎn)換為設(shè)備內(nèi)部所需電壓。計(jì)算機(jī)和功能模塊之間通過(guò)磁耦隔離芯片通信［10］，可以實(shí)現(xiàn)2500Vrms的有效絕緣電壓。

通過(guò)以上設(shè)計(jì)可以對(duì)接口電路進(jìn)行保護(hù)，保證測(cè)試系統(tǒng)與星上設(shè)備的隔離，使得測(cè)試系統(tǒng)發(fā)生故障時(shí)不會(huì)影響到星上設(shè)備。

4 容差測(cè)試方法驗(yàn)證

為了驗(yàn)證本文提出的接口容差測(cè)試方法，在某衛(wèi)星型號(hào)單機(jī)設(shè)備上進(jìn)行了應(yīng)用。針對(duì)該單機(jī)的遙測(cè)數(shù)字量傳輸接口，分別通過(guò)蒙特卡羅仿真方法和硬件測(cè)試方法分析容差指標(biāo)，接口時(shí)序關(guān)系如圖1所示，接口電路示意如圖7所示，該單機(jī)接收門控和時(shí)鐘信號(hào)，輸出遙測(cè)數(shù)據(jù)。

圖7 遙測(cè)傳輸接口電路示意圖Fig．7 Circuit of telemetry transmission interface

使用Multisim軟件對(duì)電路進(jìn)行仿真分析，使用接口容差測(cè)試設(shè)備對(duì)實(shí)際電路進(jìn)行測(cè)試，分別得到了接口的容差指標(biāo)，分析對(duì)比見(jiàn)表1。由表1可見(jiàn)，理論仿真結(jié)果和電路實(shí)測(cè)結(jié)果存在誤差，對(duì)接口電路按本文方法進(jìn)行硬件實(shí)測(cè)是有必要的。

接口容差測(cè)試設(shè)備對(duì)多個(gè)衛(wèi)星型號(hào)的單機(jī)設(shè)備進(jìn)行了驗(yàn)證試驗(yàn)，試驗(yàn)結(jié)果表明：時(shí)序延時(shí)、幅值和上升沿條件的惡化，均會(huì)影響信號(hào)傳輸，在真空高低溫情況下，容差指標(biāo)會(huì)發(fā)生相應(yīng)偏移。通過(guò)接口容差測(cè)試系統(tǒng)驗(yàn)證，滿足容差指標(biāo)要求的單機(jī)設(shè)備，在整星總裝測(cè)試中均未發(fā)生接口不匹配現(xiàn)象。

表1 理論分析與硬件測(cè)試結(jié)果對(duì)比Table 1 Contract of theory analyze and hardware test

5 結(jié)束語(yǔ)

本文分析了對(duì)衛(wèi)星數(shù)字傳輸接口進(jìn)行容差測(cè)試的必要性，傳統(tǒng)的電路容差仿真方法存在較大誤差，因此提出了對(duì)接口容差進(jìn)行硬件測(cè)試的方法，并研制了相關(guān)測(cè)試設(shè)備。遙測(cè)接口容差測(cè)試設(shè)備基于嵌入式平臺(tái)實(shí)現(xiàn)，采用最壞情況試驗(yàn)法，對(duì)遙測(cè)信號(hào)進(jìn)行大范圍和高精度的拉偏測(cè)試。通過(guò)理論分析與硬件測(cè)試方法對(duì)比，證明了硬件測(cè)試方法的有效性。本測(cè)試方法已實(shí)際應(yīng)用于衛(wèi)星單機(jī)間遙測(cè)接口設(shè)計(jì)，有效避免了接口不匹配現(xiàn)象，并對(duì)衛(wèi)星其它數(shù)字接口容差測(cè)試具有推廣應(yīng)用的意義。

（

）

［1］Isabel Gonzalez，Ismael Sanchez．Statistical tolerance synthesis with correlated variables［J］．Mechanism and Machine Theory，2009，44（6）：1097－1107

［2］尹峰，王巍，梁濤．基于關(guān)鍵特性的數(shù)字化容差分配技術(shù)研究［J］．航空制造技術(shù)，2011（22）：53－56 Yin Feng，Wang Wei，Liang Tao．Research of digital tolerance distribution technology based on key characteristics［J］．Aeronautical Manufacturing Technology，2011（22）：53－56（in Chinese）

［3］李紅，付興武．基于容差分析的電路參數(shù)中心值設(shè)計(jì)研究［J］．現(xiàn)代電子技術(shù)，2005，28（23）：88－90 Li Hong，F(xiàn)u Xingwu．Research of central value design of circuit parameter based on tolerance analysis［J］．Modern Electronics Technique，2005，28（23）：88－90（in Chinese）

［4］劉維罡，沈頌華，駱明珠．航空電源系統(tǒng)的容差分析及仿真研究［J］．測(cè)控技術(shù)，2007，26（6）：79－82 Liu Weigang，Shen Songhua，Luo Mingzhu．Circuit tolerance analysis and simulation study for aviation power system［J］．Measurement ＆Control Technology，2007，26（6）：79－82（in Chinese）

［5］李楊，孫玉國(guó)，金鑫．基于嵌入式邏輯分析儀的FPGA測(cè)試［J］．儀器儀表學(xué)報(bào)，2006，27（6）：2372－2373 Li Yang，Sun Yuguo，Jin Xin．FPGA signal extraction based on embedded logic analyzer［J］．Chinese Journal of Scientific Instrument，2006，27（6）：2372－2373（in Chinese）

［6］盧祥弘，陳儒軍，何展翔．基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)［J］．電子技術(shù)應(yīng)用，2010（7）：101－104 Lu Xianghong，Chen Rujun，He Zhanxiang．The design of frequency calibration system for OCXO based on FPGA［J］．Application of Electronic Technique，2010（7）：101－104（in Chinese）

［7］胡輝，楊花雨．基于單片機(jī)控制的數(shù)控電源設(shè)計(jì)［J］．商丘職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2013，12（5）：60－61 Hu Hui，Yang Huayu．Design of digital power source based on single chip microcomputer［J］．Journal of Shangqiu Vocational and Technical College，2013，12（5）：60－61（in Chinese）

［8］焦榮惠，李砥擎，陳粵．一種衛(wèi)星低頻接口自動(dòng)測(cè)試系統(tǒng)［J］．航天器工程，2014，23（4）：115－119 Jiao Ronghui，Li Diqing，Chen Yue．An automatic test system of satellite low frequency interface［J］．Spacecraft Engineering，2014，23（4）：115－119（in Chinese）

［9］崔海濤，于曦．復(fù)雜電磁環(huán)境下RS422接口保護(hù)電路的實(shí)現(xiàn)［J］．航空計(jì)算技術(shù)，2011，41（6）：119－124 Cui Haitao，Yu Xi．Design and achievement for a kid of protection electrocircuit to RS422interface［J］．Aeronautical Computing Technique，2011，41（6）：119－124（in Chinese）

［10］鄭采君，肖原．新型磁耦合隔離電路設(shè)計(jì)［J］．電子設(shè)計(jì)工程，2011，19（4）：162－166 Zheng Caijun，Xiao Yuan．Design of new magnetic coupling isolating circuit［J］．Electronic Design Engineering，2011，19（4）：162－166（in Chinese）

（編輯：李多）

A Tolerance Test Method for Digital Telemetry Interface and Its Implementation

AN Weiyu HAN Xiaodong WANG Zhifu
（Institute of Telecommunication Satellite，China Academy of Space Technology，Beijing 100094，China）

A test method of digital telemetry interface is introduced by analyzing the character of common interface circuit and researching the schedule，voltage and rise time of signal transmission．Test equipment is invented．It has the capability of producing schedule deflection，voltage deflection and rise time deflection．So，it can measure the interface tolerance quantitatively．A deflection test of satellite units verifies the validity of the test method and the practicality of the equipment．

satellite；digital interface；tolerance；test method

V416

A

10．3969/j．issn．1673－8748．2016．02．019

2015－09－10；

2015－12－29

國(guó)家重大航天工程

安衛(wèi)鈺，男，碩士，工程師，研究方向?yàn)楹教炱骺傮w設(shè)計(jì)。Email：anweiyuan@126．com。