黃　宇，劉斯揚(yáng)，顧春德，馬榮晶，孫偉鋒

(東南大學(xué)國家ASIC工程中心，江蘇南京210096)

?

1.2kV SiC MOSFET器件URS應(yīng)力退化機(jī)理研究

黃宇，劉斯揚(yáng)，顧春德，馬榮晶，孫偉鋒

(東南大學(xué)國家ASIC工程中心，江蘇南京210096)

摘要：本文首次研究了1.2kV碳化硅(Silicon Carbide，SiC)MOSFET在非鉗位重復(fù)應(yīng)力(Unclamped Repetitive Stress，URS)應(yīng)力下的退化現(xiàn)象，并通過軟件仿真和電荷泵測試技術(shù)對該現(xiàn)象進(jìn)行了深入的分析.研究結(jié)果表明: URS應(yīng)力會使得器件積累區(qū)由于碰撞電離產(chǎn)生大量的電子空穴對，其中的熱空穴將在電場的作用下注入到氧化層中，使氧化層中出現(xiàn)許多空間正電荷，這些空間正電荷的存在使得器件的導(dǎo)通電阻與閾值電壓出現(xiàn)下降，關(guān)態(tài)漏電流出現(xiàn)上升.

關(guān)鍵詞：碳化硅;功率MOSFET;非鉗位重復(fù)應(yīng)力;退化

1　引言

碳化硅(Silicon Carbide，SiC)作為一種新型的寬禁帶半導(dǎo)體材料，以其優(yōu)良的物理化學(xué)性質(zhì)成為制造高溫、大功率電子器件中最具優(yōu)勢的半導(dǎo)體材料.用SiC材料制成的功率MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)管，Metal Oxide Semiconductor Field Effect Transistor)與同類型的硅(Si)基MOSFET相比，不僅具有更小的導(dǎo)通電阻和開關(guān)速度，還具有更好的熱穩(wěn)定性.雖然經(jīng)過20年的研究與發(fā)展，SiC MOSFET已經(jīng)成功實(shí)現(xiàn)了量產(chǎn)，但是其市場化進(jìn)程還比較緩慢，2013年其全球市值還不到4億美元，相關(guān)產(chǎn)品也只應(yīng)用于太陽能發(fā)電等少數(shù)領(lǐng)域［1］.SiC MOSFET之所以到目前為止市場占有率還不高，一方面是由于其價(jià)格昂貴，另一方面是由于SiC MOSFET的可靠性還缺乏比較全面的研究和驗(yàn)證［2，3］.

自SiC MOSFET的成品出現(xiàn)以來，其可靠性研究中一個(gè)最為關(guān)注的問題就是柵氧化層的穩(wěn)定性.因?yàn)镾iC MOSFET中SiC/SiO2界面的勢壘較低［4］，當(dāng)其長時(shí)間處于高柵壓應(yīng)力條件下時(shí)，位于SiC/SiO2交界處附近的氧化層陷阱非常容易俘獲溝道中的電子，從而導(dǎo)致器件的閾值發(fā)生漂移.后來研究表明，如果在柵氧化層形成后加入在一氧化氮(NO)環(huán)境中退火這一步驟，就能有效降低界面態(tài)以及氧化層陷阱的數(shù)量，從而提高器件的可靠性［5～7］.然而SiC MOSFET在實(shí)際應(yīng)用中不只在高柵壓應(yīng)力下工作，還會在接感性負(fù)載的工作過程中遭遇電感電流的沖擊，針對這一問題的研究目前還主要集中于單一電流脈沖(Unclamped Inductive Switching，UIS)下的器件極限能力分析［8］，而對于非鉗位重復(fù)應(yīng)力(Unclamped Repetitive Stress，URS)下的器件參數(shù)退化研究到目前為止卻鮮見報(bào)道.

為了填補(bǔ)這項(xiàng)研究空白，本文首次展現(xiàn)了1.2kV SiC MOSFET在URS應(yīng)力下的參數(shù)退化現(xiàn)象，并通過軟件仿真和電荷泵(Charge Pumping，CP)測試這兩種手段揭示了參數(shù)退化的內(nèi)在機(jī)理.

2　器件結(jié)構(gòu)

本次研究所用SiC MOSFET器件的剖面結(jié)構(gòu)如圖1所示，其耐壓與電流能力分別為1200V和20A.結(jié)構(gòu)中N型外延層的厚度與濃度分別為12μm和9×1015cm-3，溝道區(qū)與積累區(qū)的寬度分別為0.5μm和4μm，柵氧化層厚度為50nm，N +與P +的濃度與阱深分別為5 ×1019cm-3和0.2μm，P-body的阱深為0.9μm.其中P-body通過多次硼離子注入形成，其底部濃度較高約為7 ×1017cm-3，表面溝道處濃度較低約為4×1016cm-3，這樣的濃度分布使得器件在保證閾值的前提下又有效地防止了器件的穿通.并且該結(jié)構(gòu)中N +與P +被源極金屬短接起來，這樣可以在一定程度上防止寄生三極管的開啟.

3　測試方法

3.1應(yīng)力退化測試

URS應(yīng)力測試電路如圖2所示，其中電感大小為2mH，所加電源電壓為100V.應(yīng)力過程中FPGA以及驅(qū)動芯片向待測管的柵極提供若干個(gè)0～15V的脈沖信號，當(dāng)柵開啟時(shí)，電感充電，漏端電流逐漸上升，當(dāng)關(guān)斷時(shí)，電感中的能量耗散在待測管中，漏端電流迅速降為0.應(yīng)力期間待測管柵源電壓(Vgs)、漏源電壓(Vds)和漏源電流(ID)的波形如圖3所示，從中可以看出當(dāng)待測管開啟時(shí)，ID幾乎是線性上升的，因此ID峰值的大小可以通過選擇適當(dāng)?shù)拿}沖寬度來控制.本次實(shí)驗(yàn)中脈沖寬度設(shè)為160μs，對應(yīng)的ID峰值為15A，并且為了不讓器件在URS應(yīng)力下發(fā)生熱擊穿，脈沖間隔設(shè)置為5ms.

3.2電荷泵測試方法

電荷泵(Charge Pumping，CP)測試技術(shù)是目前研究MOSFET退化中最有效的一種技術(shù)手段，通過該技術(shù)可以準(zhǔn)確直接地測出界面態(tài)的數(shù)量及其分布.傳統(tǒng)的CP測試是通過監(jiān)測襯底電極的電流來測出界面態(tài)的數(shù)量，因此就需要待測管有柵、源、漏以及襯底這四個(gè)端口.而我們研究的SiC MOSFET只有三個(gè)電極(即柵、源、漏)，因此實(shí)驗(yàn)中使用了一種新型的三端口CP測試方法來研究器件的退化［9，10］.三端口CP測試原理如圖4所示，測試時(shí)源端接地，信號發(fā)生器向柵端提供若干個(gè)幅度(VP)相等、基準(zhǔn)電壓(VB)逐漸升高的脈沖信號，同時(shí)通過電流表觀測漏端電流的變化.當(dāng)柵壓低于N型外延層的反型電壓時(shí)，空穴從P +流向外延表面，形成空穴積累，其中有一部分就會被界面態(tài)俘獲.當(dāng)柵壓高于N型外延層平帶電壓但低于溝道閾值電壓時(shí)，漏端的電子會流向外延表面，這其中有一部分與界面態(tài)中的空穴發(fā)生復(fù)合，也有一部分被界面態(tài)俘獲，當(dāng)柵壓再次低于N型外延層的反型電壓時(shí)，之前流向外延表面的電子并沒有全部返回漏端，因此一個(gè)脈沖周期漏極有凈電流產(chǎn)生，并且其數(shù)值Icp為負(fù)值.圖5為器件在保持VP=6V時(shí)通過變化VB得到的CP曲線，圖中Icp峰值反映了積累區(qū)表面界面態(tài)的數(shù)量，而Icp重新回歸零點(diǎn)時(shí)對應(yīng)的VB則反映了N型外延層反型電壓的大小.

4　測試結(jié)果與討論

圖6為SiC MOSFET在電流峰值為15A的URS應(yīng)力下，閾值電壓(定義為漏源電壓Vds=10V，漏源電流ID= 10mA時(shí)對應(yīng)的柵源電壓)和導(dǎo)通電阻(定義為柵源電壓Vgs=20V，漏源電流ID=20A時(shí)對應(yīng)的漏源電阻)隨灌電流次數(shù)(即柵極脈沖個(gè)數(shù))變化的測試結(jié)果.從圖中可以看出，器件的導(dǎo)通電阻和閾值電壓隨著灌電流次數(shù)的增加先下降再上升.而圖7顯示的是不同應(yīng)力強(qiáng)度對器件關(guān)態(tài)漏電流影響的測試結(jié)果.由圖可知，隨著灌電流次數(shù)的增加，器件的關(guān)態(tài)漏電流(當(dāng)漏壓位于800V～1650V之間時(shí))將隨之增大，而擊穿電壓則維持不變.

根據(jù)文獻(xiàn)［11，12］，由于硅與鋁的熱膨脹系數(shù)不同，在周期性的灌電流應(yīng)力下傳統(tǒng)Si器件的源極金屬鋁就會產(chǎn)生裂縫與缺陷，因而在URS應(yīng)力下其導(dǎo)通電阻是逐漸上升的.SiC MOSFET中的碳化硅材料與源極金屬的熱膨脹系數(shù)也是不同的，所以對于圖6中導(dǎo)通電阻和閾值電壓最終上升的現(xiàn)象是可以理解的(由于實(shí)驗(yàn)中我們對閾值電壓的定義是與漏源電流相關(guān)的，因此導(dǎo)通電阻的變化能夠影響到閾值電壓的變化)，然而圖6也顯示導(dǎo)通電阻與閾值電壓在應(yīng)力一開始發(fā)生了下降，所以該器件在URS應(yīng)力下必然存在一種新的退化機(jī)理.

為了揭示這一退化機(jī)理，我們首先使用仿真軟件對器件進(jìn)行了灌電流條件下的仿真.圖8為灌電流應(yīng)力下沿SiC/SiO2界面處的縱向電場與碰撞電離率分布的仿真結(jié)果，其中電場正方向定義為由器件體內(nèi)指向表面的方向.從圖中可以看出積累區(qū)表面的縱向電場強(qiáng)度以及碰撞電離率都很高，并且縱向電場的方向是由體內(nèi)指向表面的，有利于空穴注入到氧化層中.所以在灌電流應(yīng)力下，由于較高的碰撞電離率，積累區(qū)中產(chǎn)生大量高能量的電子空穴對，其中電子被漏端收集，而空穴則在縱向電場的作用下注入到積累區(qū)上方的氧化層中并被其中的陷阱俘獲，結(jié)果氧化層中就出現(xiàn)了大量的空間正電荷.因此，當(dāng)器件開啟時(shí)，積累區(qū)能感應(yīng)出更多的電子，從而導(dǎo)致器件導(dǎo)通電阻與閾值的下降.為了說明氧化層中空間正電荷對器件截止態(tài)的影響，我們向積累區(qū)上方的氧化層中(如圖9(b)所示)加入了密度為1×1018cm-3的空間正電荷來進(jìn)行對比仿真.圖9(a)和圖9(b)分別表示無空穴注入與有空穴注入的SiC MOSFET在Vgs= 0V，Vds= 1500V時(shí)的等勢線分布.如圖所示，當(dāng)無空穴注入的器件處于截止態(tài)時(shí)，積累區(qū)上方的柵電極起到了場板的作用，溝道區(qū)中的等勢線分布較疏.而如果在灌電流應(yīng)力下器件的氧化層中出現(xiàn)了正電荷，這些正電荷的存在將削弱場板的作用，使得溝道區(qū)中的等勢線分布較密，溝道漏測的電場較強(qiáng)，從而使得器件更易于產(chǎn)生漏感應(yīng)勢壘降低效應(yīng)，最終導(dǎo)致器件關(guān)態(tài)漏電流的增大.圖10和圖11分別為不同空穴注入量對器件關(guān)態(tài)擊穿特性及開態(tài)IV特性影響的仿真結(jié)果.可以看出，隨著空穴注入量的增加，器件的導(dǎo)通電阻將隨之下降，關(guān)態(tài)漏電流則將隨之上升.因此可以得出結(jié)論，SiC MOSFET在URS應(yīng)力下出現(xiàn)的導(dǎo)通電阻與閾值下降、關(guān)態(tài)漏電流上升主要是由積累區(qū)中的空穴注入到氧化層中導(dǎo)致的.

為了進(jìn)一步驗(yàn)證器件在URS應(yīng)力下的退化機(jī)理，我們又進(jìn)行了CP實(shí)驗(yàn).圖12表示的是器件在灌電流應(yīng)力前后的CP曲線，可以看到隨著灌電流應(yīng)力強(qiáng)度的增加，CP曲線發(fā)生了左移并且峰值相對應(yīng)力前都有所下降.CP曲線的左移說明積累區(qū)中有空穴注入到氧化層中，從而導(dǎo)致N型外延層的反型電壓發(fā)生了下降，因此這一現(xiàn)象又進(jìn)一步驗(yàn)證了對器件退化機(jī)理的解釋.而CP曲線峰值的下降雖然說明積累區(qū)界面態(tài)的數(shù)目出現(xiàn)了下降，但是在器件開啟時(shí)，N型外延層中的電流只有很少一部分經(jīng)過積累區(qū)表面，因而積累區(qū)的界面態(tài)對導(dǎo)通電阻的影響十分有限.

值得注意的是，如圖12所示10K個(gè)脈沖應(yīng)力過后CP曲線漂移了大約2V，而圖6顯示的閾值電壓卻只下降了大約0.5V，這兩者存在一定差距.這是因?yàn)楸敬螌?shí)驗(yàn)中閾值電壓的定義是與導(dǎo)通電阻相關(guān)的，而CP的曲線的漂移是與積累區(qū)反型閾值電壓相關(guān)的，雖然積累區(qū)閾值電壓的變化通過影響導(dǎo)通電阻最終會影響到器件的閾值電壓測試值，但是這兩者的物理意義并不完全相同，因此CP曲線漂移量與閾值電壓退化值存在一定差距.

5　總結(jié)

當(dāng)SiC MOSFET處于URS應(yīng)力下時(shí)，隨著灌電流次數(shù)的增加，其關(guān)態(tài)漏電流會隨之增大，導(dǎo)通電阻與閾值則會先下降再上升.導(dǎo)通電阻與閾值電壓的上升，主要是由源極金屬在長期應(yīng)力下產(chǎn)了金屬疲勞導(dǎo)致的.而本文主要研究的是SiC MOSFET在URS應(yīng)力下導(dǎo)通電阻與閾值下降，關(guān)態(tài)漏電流上升的退化機(jī)理.研究表明，URS應(yīng)力會使積累區(qū)的表面產(chǎn)生大量的電子空穴對，其中空穴將在縱向電場的作用下注入到氧化層中，使氧化層中出現(xiàn)大量的空間正電荷，正是這些空間正電荷的存在導(dǎo)致了器件的導(dǎo)通電阻與閾值電壓出現(xiàn)下降，關(guān)態(tài)漏電流出現(xiàn)上升.

參考文獻(xiàn)

［1］Roussel Philippe，Azemar Jerome.Technology，industry and market trends in WBG power module packaging［A］.8th International Conference on Integrated Power Systems［C］.Nuremberg，Germany，2014.1 -3.

［2］Krishna Shenai，Michael Dudley，Robert Davis.Rugged electrical power switching in semiconductors: a system’s approach［J］.Proceedings of the IEEE，2014，102(1):35 -52.

［3］Ranbir Singh.Reliability and performance limitations in SiC power devices［J］.Microelectronics Reliability，2006，46(5 -6): 713 -730.

［4］Ranbir Singh，Allen Hefner.Reliability of SiC MOS devices［J］.Solid-State Electronics，2004，48(10-11): 1717 -1720.

［5］Aivars J Lelis，Daniel Habersat，et al.Time dependence of bias-stress-induced SiC MOSFET threshold-voltage instability measurements［J］.IEEE Trans Electron Devices，2008，55(8): 1835 -1840.

［6］T Okayama，S Arthur，J Garrett，M Rao.Bias-stress induced threshold voltage and drain current instability in 4H-SiC DMOSFETs［J］.Solid-State Electronics，2008，52(1): 164 -170.

［7］G Chung，C Tin，et al.Effect of nitric oxide annealing on the interface trap densities near the band edges in the 4H polytype of silicon carbide［J］.Appl Phys Lett，2000，76(13): 1713 -1715.

［8］Kevin Lawson，Stephen Bayne.Transient performance of SiC MOSFETs as a function of temperature［J］.IEEE Transactions on Dielectrics and Electrical Insulation，2011，18(4): 1124 -1129.

［9］L Passmore，K Sarpatwari，et al.Modified three terminal charge pumping technique applied to vertical transistor structures［J］.J Vac Sci Technol B，2005，23(5): 2189 -2193.

［10］Predrag Habas，Zoran Prijic，et al.Charge-pumping characterization of SiO2/Si interface in virgin and irradiated power VDMOSFETs［J］.IEEE Trans Electron Devices，1996，43(12): 2197 -2209.

［11］Antonio Testa，Salvatore De Caro，Sebastiano Russo.A reliability model for power MOSFETs working in avalanche mode based on an experimental temperature distribution analysis［J］.IEEE Trans Power Electronics，2012，27(6): 3093 -3100.

［12］Olayiwola Alatise，Ian Kennedy，et al.Reliability of repetitively avalanched wire-bonded low-voltage discrete power trench n-MOSFETs［J］.IEEE Trans Device and Materials Reliability，2011，11(1): 157 -163.

黃宇男，1990年8月出生，安徽巢湖人.2012年畢業(yè)于合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院，現(xiàn)為東南大學(xué)電子科學(xué)與工程學(xué)院碩士研究生，主要研究方向?yàn)樘蓟韫β势骷?

E-mail: huangyu2012@ hotmail.com

劉斯揚(yáng)男，1987年5月出生，安徽合肥人.2008年、2011年分別在合肥工業(yè)大學(xué)與東南大學(xué)獲得學(xué)士學(xué)位、碩士學(xué)位.現(xiàn)為東南大學(xué)電子科學(xué)與工程學(xué)院博士研究生.主要研究功率器件的可靠性.

E-mail: liusy2855@163.com

The Degradation Mechanism for 1.2kV SiC MOSFET Under Unclamped Repetitive Stress

HUANG Yu，LIU Si-yang，GU Chun-de，MA Rong-jing，SUN Wei-feng
(National ASIC System Engineering Technology Research Center，Southeast University，Nanjing，Jiangsu 210096，China)

Abstract:The degradation behavior for 1.2kV Silicon Carbide(SiC)MOSFET under unclamped repetitive stress(URS)has been firstly investigated in detail by the analysis of two-dimensional device simulations and charge pumping measurements.It has been shown that，when the device is under URS condition，the electric field and impact ionization in the accumulation region become sufficiently large，so as to generate numerous hot holes.These avalanched-generated hot holes will be injected and trapped into the gate oxide above the accumulation region，resulting in an initial decrease of the on-state resistance and threshold voltage，as well as an increase in drain-source leakage current.

Key words:silicon carbide; power MOSFET; URS(unclamped repetitive stress); degradation

作者簡介

基金項(xiàng)目:國家自然科學(xué)基金(No.61306092，No.61204083);江蘇省自然科學(xué)基金(No.BK20130021);東南大學(xué)研究生院科研基金(No.YBPY1403)

收稿日期:2014-04-11;修回日期: 2014-07-09;責(zé)任編輯:李勇鋒

DOI:電子學(xué)報(bào)URL：http: / /www.ejournal.org.cn10.3969/j.issn.0372-2112.2016.01.019

中圖分類號：TP368.1

文獻(xiàn)標(biāo)識碼：A

文章編號：0372-2112(2016)01-0130-05