魏星

摘 要基于FPGA的復(fù)飛告警系統(tǒng)可以對(duì)大容量的實(shí)時(shí)數(shù)據(jù)進(jìn)行結(jié)構(gòu)化存儲(chǔ)和處理，它具有體積小、結(jié)構(gòu)精簡(jiǎn)、執(zhí)行效率高、擴(kuò)展性強(qiáng)、可重復(fù)編程等特點(diǎn)，很適合在實(shí)時(shí)性和精度要求嚴(yán)格的場(chǎng)合運(yùn)用。

【關(guān)鍵詞】復(fù)飛告警 FPGA PCB

FPGA是現(xiàn)場(chǎng)可編程門陣列，擁有較強(qiáng)的時(shí)序控制能力，不需要指令周期，速度快，支持多路大數(shù)據(jù)處理，可以滿足大數(shù)據(jù)處理電路的需要，同時(shí)還可以大大節(jié)省硬件電路的開發(fā)時(shí)間，使功能的增加或性能的改善非常容易。

1 復(fù)飛告警系統(tǒng)設(shè)計(jì)簡(jiǎn)介

復(fù)飛告警系統(tǒng)主要運(yùn)用于民用航空空中交通管理局，以用來(lái)實(shí)現(xiàn)在飛機(jī)不能成功降落進(jìn)行復(fù)飛時(shí)，塔臺(tái)管制員能夠快速的通知周邊單位有飛機(jī)進(jìn)入復(fù)飛并采取緊急應(yīng)對(duì)措施。所以要求系統(tǒng)具有體積小、速度快、多路大數(shù)據(jù)同時(shí)處理的能力。

在早期的空管自動(dòng)化中，當(dāng)管制發(fā)現(xiàn)飛機(jī)需要復(fù)飛或者飛機(jī)自己決定要復(fù)飛的時(shí)候，都是通過(guò)VHF（甚高頻通信）進(jìn)行告知或者溝通，這樣的通信存在著很大的安全隱患：

（1）及時(shí)性，不能快速地告知周邊相關(guān)單位。

（2）工作負(fù)擔(dān)重，既要通知又要處理，處理過(guò)程過(guò)于復(fù)雜。

（3）不能及時(shí)反饋，處理結(jié)果不能很快地告知周邊相關(guān)單位。

隨著技術(shù)的發(fā)展，復(fù)飛告警系統(tǒng)的設(shè)計(jì)越來(lái)越需要集成為一體，它要包含顯示系統(tǒng)、告警系統(tǒng)和警報(bào)系統(tǒng)；顯示系統(tǒng)能夠直觀的告知周邊相關(guān)單位哪架航班出現(xiàn)復(fù)飛和其當(dāng)前狀態(tài)；告警系統(tǒng)只要輕輕按觸能夠快速的把信息發(fā)出去；警報(bào)系統(tǒng)能夠發(fā)出警報(bào)聲音提醒管制注意有特殊情況的發(fā)生；為了實(shí)現(xiàn)復(fù)飛告警的這些要求，我們選擇以FPGA為核心來(lái)設(shè)計(jì)。

本文總結(jié)了基于FPGA設(shè)計(jì)的空中交通復(fù)飛告警系統(tǒng)，包含了核心芯片的選擇、電路設(shè)計(jì)和硬件電路設(shè)計(jì)。

2 電路原理圖設(shè)計(jì)

復(fù)飛告警的三個(gè)主要模塊：FPGA模塊、電源模塊、時(shí)鐘模塊。

2.1 FPGA模塊

由于復(fù)飛告警系統(tǒng)的高要求，系統(tǒng)的核心芯片選擇最為關(guān)鍵，合理的選型不僅能夠避免一系列的后期問(wèn)題，更能夠提高產(chǎn)品的性能，延長(zhǎng)使用期。如果FPGA負(fù)荷過(guò)重，器件發(fā)熱嚴(yán)重，會(huì)嚴(yán)重影響器件的性能、工作穩(wěn)定性和壽命；通過(guò)上面的思考，確定選擇ALTERA公司的EP1C3T144C8N芯片。

EP1C3T144C8N芯片中，嵌入了數(shù)據(jù)處理器。這個(gè)處理器對(duì)于在實(shí)現(xiàn)邏輯與數(shù)字信號(hào)處理的同時(shí)還需要強(qiáng)大處理器的用戶而言的確是不二之選。嵌入式硬件乘加模塊具有更高的靈活性與跟高效的處理能力在功耗得到進(jìn)一步降低的同時(shí)，模塊最大工作頻率得到了有效的提升，可支持大規(guī)模并行 DSP 算法。時(shí)鐘管理模塊 （CMT） 為 FPGA 提供最靈活、最高性能的時(shí)鐘控制。從上面的分析中，可以看出EP1C3T144C8N的性能完全符合我們的需求。

2.2 電源模塊

本次電源模塊需要把5V的交流電轉(zhuǎn)換為3.3v和1.5v電壓，考慮到電壓的穩(wěn)定性、功率輸出、芯片兼容性我們所選用的供電芯片是美國(guó)德州儀器公司的AMS1117，它是一款高效率電源芯片，能夠提供穩(wěn)定的電流和相應(yīng)的電壓。

2.3 時(shí)鐘模塊

時(shí)鐘模塊采用50MHZ的有源晶振貼片，有4只引腳。一個(gè)完整的振蕩器，其中除了石英晶體外，還有晶體管和阻容元件，因此體積較大。但是其抗干擾能力強(qiáng)，信號(hào)穩(wěn)定。

3 硬件電路設(shè)計(jì)

一塊PCB板的設(shè)計(jì)分為三個(gè)步驟：層數(shù)、布局和布線；

層數(shù)主要由系統(tǒng)的復(fù)雜性決定，本次復(fù)飛告警PCB板采用了雙層走線的設(shè)計(jì)，其中上層走信號(hào)線和電源線，底層使用敷銅作為數(shù)字地，這樣能夠有更好的屏蔽性；

布局遵循四個(gè)原則：

（1）按照電路模數(shù)特性布局，把模擬和數(shù)字電路分開，并使信號(hào)流通盡可能不跨區(qū)域，這樣可以減小電路板中模擬和數(shù)字之間的干擾。

（2）核心芯片放在中間，其他配置芯片圍繞。

（3）同一個(gè)功能模塊的器件盡可能擺放在一起，便于分析和檢查。

（4）盡可能讓元器件排列整齊，美觀。這樣還有利于PCB板焊接和批量生產(chǎn)。

布線的關(guān)鍵在于保持信號(hào)的完整性，而影響信號(hào)完整性的因素主要有傳輸線的長(zhǎng)度、電阻匹配以及電磁干擾、串?dāng)_等。盡量避免走折線，可以采用45°折線或者弧線代替折線。在有些時(shí)候還可以把時(shí)鐘信號(hào)用一根地線包圍，隔離干擾。

PCB電路圖如下所示：

4 結(jié)語(yǔ)

本文通過(guò)對(duì)原有復(fù)飛告警系統(tǒng)的分析和現(xiàn)在管制的需求，并結(jié)合新的技術(shù)，制作了基于FPGA的復(fù)飛告警系統(tǒng)。論文簡(jiǎn)要的介紹了復(fù)飛告警的電源模塊、FPGA模塊和PCB制作。雖然這次設(shè)計(jì)結(jié)果達(dá)到了設(shè)計(jì)初的目標(biāo)，但是其中還有許多不足處，如集成度還可以在提高，沒(méi)有仿真結(jié)果等，希望在以后的制作中能夠解決這些問(wèn)題。

參考文獻(xiàn)

[1]童鵬，胡以華.FPGA器件選型研究[J].現(xiàn)代電子技術(shù)，2007（10）.

[2]胡學(xué)芝.電源濾波器和電磁干擾濾波模塊及應(yīng)用[J].低壓電器，2000（06）.

[3]羅宇翔，俞恢春，李思雄.PCB板層布局與EMC[J].安全與電磁兼容，2003（05）.

[4]（美）DouglasBrooks著，劉雷波，趙巖譯.信號(hào)完整性問(wèn)題和印制電路板設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社，2005.

[5]周路.高速電路信號(hào)完整性分析與設(shè)計(jì)[D].電子科技大學(xué)，2011.

作者單位

民航云南空中交通管理局 云南省昆明市 650211