陳翎 潘中良

摘要：邊界掃描測(cè)試能夠?qū)﹄娐沸酒g的互連和每個(gè)芯片內(nèi)部的邏輯功能等進(jìn)行檢測(cè)，可以檢測(cè)出電路中多種類(lèi)型的故障，以確保電路具有較高的可靠性和電路功能的正確性。本文首先說(shuō)明了邊界掃描測(cè)試的結(jié)構(gòu)；其次，給出了邊界掃描測(cè)試軟件的設(shè)計(jì)方法，對(duì)它的如下的主要模塊即電路描述的輸入、電路網(wǎng)表結(jié)構(gòu)分析、完備性測(cè)試、互連測(cè)試、芯片內(nèi)部功能的測(cè)試、測(cè)試結(jié)果輸出等的功能進(jìn)行了說(shuō)明，重點(diǎn)對(duì)電路網(wǎng)表結(jié)構(gòu)分析這個(gè)模塊的實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述。

關(guān)鍵詞：集成電路 邊界掃描 測(cè)試方法 軟件程序 網(wǎng)表結(jié)構(gòu)分析

中圖分類(lèi)號(hào)：TN407 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2016）07-0070-04

Abstract：The boundary scan testing can detect the interconnections among chips and the logic functions of each chip， it is able to detect the faults in the circuits， and can ensure the high reliability and the correctness of circuit functions. First of all， the structure of boundary scan testing is demonstrated in this paper. Secondly， the design method of boundary scan testing software is given， the functions of its main modules are shown， the modules include the circuit description input， circuit netlist structure analysis， interconnection testing， chip internal logic testing and test results output， etc. The implementation of circuit netlist structure analysis is described in detail.

Key Words：Integrated circuits， boundary scan， testing method， software program，netlist structure analysis

1 引言

在集成電路（IC）的生產(chǎn)過(guò)程中，涉及氧化、光刻、摻雜、淀積等多種工藝步驟，每種步驟都會(huì)對(duì)電路的質(zhì)量與可靠性產(chǎn)生影響。為了保證電路具有較高的可靠性，必需對(duì)電路進(jìn)行多種類(lèi)型的測(cè)試。通過(guò)進(jìn)行測(cè)試，可以檢測(cè)出電路中的多種類(lèi)型故障，例如，一條信號(hào)線的時(shí)延故障[1，2]、多條信號(hào)線之間的串?dāng)_故障[3，4]等，從而保證電路功能的正確性以及電路的可靠性。

對(duì)集成電路或印制電路板進(jìn)行測(cè)試的傳統(tǒng)方法是使用針床或測(cè)試探針，但隨著電路集成度的不斷提高，使得布線密度不斷增加，信號(hào)線之間的間距越來(lái)越小，從而使得測(cè)試探針難以接觸到引線，因此這種電路集成度的提高給傳統(tǒng)的測(cè)試方法提出了嚴(yán)峻的挑戰(zhàn)。特別是近年來(lái)出現(xiàn)的片上系統(tǒng)，它是在一塊芯片上集成了整個(gè)系統(tǒng)的功能，在硬件結(jié)構(gòu)上包括微處理器、存儲(chǔ)器、信號(hào)處理器、數(shù)模轉(zhuǎn)換器等[5，6]，此時(shí)信號(hào)線之間的間距遠(yuǎn)小于測(cè)試探針之間的間距，采用這種物理的測(cè)試探針可能對(duì)系統(tǒng)的線路連接造成損壞，同時(shí)對(duì)系統(tǒng)內(nèi)部的一些節(jié)點(diǎn)或信號(hào)線，就不能通過(guò)測(cè)試探針進(jìn)行接觸和訪問(wèn)。

為了解決電路芯片和印制電路板的測(cè)試問(wèn)題，人們提出了邊界掃描（Boundary Scan）測(cè)試技術(shù)，它是通過(guò)在芯片管腳和芯片內(nèi)部的邏輯電路之間增加由移位寄存器所構(gòu)成的邊界掃描單元，來(lái)實(shí)現(xiàn)對(duì)測(cè)試矢量的施加以及對(duì)測(cè)試響應(yīng)的捕獲[7，8]?？梢允褂眠吔鐠呙铚y(cè)試對(duì)電路芯片間的連通性和每個(gè)芯片內(nèi)部的邏輯功能等進(jìn)行檢測(cè)。本文對(duì)邊界掃描測(cè)試的軟件程序設(shè)計(jì)中的電路網(wǎng)表結(jié)構(gòu)分析進(jìn)行了詳細(xì)說(shuō)明，給出了對(duì)電路中的邊界掃描結(jié)構(gòu)進(jìn)行提取的方法以及程序設(shè)計(jì)。

2 邊界掃描測(cè)試的結(jié)構(gòu)

邊界掃描測(cè)試的硬件結(jié)構(gòu)主要由如下四個(gè)部分組成：（1）測(cè)試存取通道（TAP）；（2）TAP控制器；（3）指令寄存器；（4）測(cè)試數(shù)據(jù)寄存器。在硬件上是在IC芯片的每個(gè)I/O引腳處添加一個(gè)邊界掃描單元，以及添加一些測(cè)試控制邏輯。這種邊界掃描單元是由一些邊界掃描寄存器所組成，通過(guò)將這些寄存器連成掃描路徑，構(gòu)成掃描鏈[9，10]。這些邊界掃描寄存器位于IC的外部引腳和IC的內(nèi)部邏輯之間，可以在狀態(tài)控制器（即TAP控制器）的控制下，對(duì)外部引腳和內(nèi)部邏輯進(jìn)行信號(hào)的采集或施加信號(hào)。如圖1所示。

測(cè)試存取通道TAP（Test Access Port）是邊界掃描測(cè)試電路與外部電路的接口，它包括以下五種控制信號(hào)：測(cè)試時(shí)鐘

TCK、測(cè)試方式選擇

TMS、測(cè)試數(shù)據(jù)輸入

TDI、測(cè)試數(shù)據(jù)輸出TDO、測(cè)試復(fù)位TRST。

（1）測(cè)試時(shí)鐘。

TCK（Test Clock）：它是用于控制邊界掃描寄存器和TAP控制器的時(shí)鐘。

（2）測(cè)試方式選擇。

TMS（Test Mode Select）：當(dāng)該信號(hào)有效時(shí)，IC芯片處于測(cè)試模式，否則是處于正常工作模式。

（3）測(cè)試數(shù)據(jù)輸入。

TDI（Test Data Input）：用于邊界掃描測(cè)試數(shù)據(jù)的輸入，邊界掃描指令和測(cè)試數(shù)據(jù)均由此進(jìn)行輸入。

（4）測(cè)試數(shù)據(jù)輸出TDO（Test Data Output）：用于邊界掃描測(cè)試數(shù)據(jù)的輸出，由TAP控制器的狀態(tài)和指令寄存器的內(nèi)容來(lái)決定哪些寄存器用于數(shù)據(jù)的輸出。

（5）測(cè)試復(fù)位TRST（Test Reset）：用于邊界掃描測(cè)試的邏輯復(fù)位，低電平時(shí)有效，即當(dāng)TRST的輸入為低電平時(shí)，IC芯片進(jìn)入正常工作狀態(tài)，邊界掃描測(cè)試的控制邏輯無(wú)效。這種測(cè)試復(fù)位TRST信號(hào)為可選信號(hào)。

TAP控制器是邊界掃描測(cè)試的核心，它的輸入信號(hào)為T(mén)CK、TMS和TRST（可選）。TAP控制器產(chǎn)生掃描數(shù)據(jù)寄存器和指令寄存器等所需的時(shí)鐘信號(hào)，并在指令寄存器的配合下產(chǎn)生復(fù)位、執(zhí)行測(cè)試、輸出數(shù)據(jù)到緩沖器等信號(hào)。對(duì)測(cè)試數(shù)據(jù)的捕獲、移位、更新等都必須在TAP控制器進(jìn)入到相應(yīng)的狀態(tài)時(shí)才能進(jìn)行。

以上對(duì)邊界掃描測(cè)試的硬件結(jié)構(gòu)進(jìn)行了說(shuō)明，在它的實(shí)際應(yīng)用過(guò)程中，邊界掃描測(cè)試需要與測(cè)試軟件程序相結(jié)合，才能實(shí)現(xiàn)對(duì)IC芯片的自身功能和芯片間互連的測(cè)試。下面對(duì)邊界掃描測(cè)試的軟件程序設(shè)計(jì)進(jìn)行闡述。

3 邊界掃描測(cè)試的軟件程序設(shè)計(jì)

3.1 邊界掃描測(cè)試軟件的功能與實(shí)現(xiàn)過(guò)程

邊界掃描測(cè)試軟件是通過(guò)使用邊界掃描測(cè)試技術(shù)，完成對(duì)電路芯片的內(nèi)部邏輯功能的測(cè)試，以及對(duì)芯片間的互連線的測(cè)試。能夠檢測(cè)芯片的內(nèi)部邏輯功能是否正常，以及檢測(cè)芯片間的互連線的多種類(lèi)型的故障（例如，開(kāi)路故障、短路故障、固定型故障s-a-0和s-a-1等），并指出故障的位置，以及故障的個(gè)數(shù)。具有電路描述的輸入、電路網(wǎng)表結(jié)構(gòu)分析、完備性測(cè)試、互連測(cè)試、芯片內(nèi)部功能的測(cè)試、測(cè)試結(jié)果輸出等多個(gè)模塊。

對(duì)邊界掃描測(cè)試軟件的實(shí)現(xiàn)過(guò)程如下：通過(guò)對(duì)輸入的電路芯片的結(jié)構(gòu)描述文件進(jìn)行預(yù)處理，提取出相關(guān)的邊界掃描測(cè)試的信息，并采用鏈表等數(shù)據(jù)結(jié)構(gòu)來(lái)說(shuō)明電路中的所有信號(hào)線與各個(gè)模塊之間的連接關(guān)系；針對(duì)多種類(lèi)型的故障，例如，開(kāi)路、短路、s-a-0和s-a-1故障等，設(shè)計(jì)測(cè)試矢量生成方法，以產(chǎn)生用于檢測(cè)這些故障的測(cè)試矢量；對(duì)邊界掃描測(cè)試的整個(gè)過(guò)程進(jìn)行設(shè)計(jì)，包括測(cè)試矢量的施加、測(cè)試響應(yīng)的捕獲、測(cè)試鏈路上的數(shù)據(jù)移位、以及多種測(cè)試指令的操作與執(zhí)行，以方便地進(jìn)行對(duì)電路芯片內(nèi)部邏輯功能的測(cè)試和對(duì)芯片間互連線的測(cè)試。

邊界掃描測(cè)試軟件由如下的多個(gè)模塊組成：電路描述的輸入、電路網(wǎng)表結(jié)構(gòu)分析、完備性測(cè)試、互連測(cè)試、芯片內(nèi)部功能的測(cè)試等。完備性測(cè)試是對(duì)邊界掃描結(jié)構(gòu)自身的功能正確性的測(cè)試；互連測(cè)試是對(duì)具有邊界掃描功能的多個(gè)芯片間的互連線的測(cè)試；芯片內(nèi)部功能的測(cè)試是使用邊界掃描的鏈路完成對(duì)各個(gè)芯片的邏輯功能的測(cè)試。軟件的主界面如圖2所示，在主界面的菜單欄中有“文件”、“電路網(wǎng)表結(jié)構(gòu)分析”、“完備性測(cè)試”、“互連測(cè)試”、“芯片內(nèi)部功能的測(cè)試”、“測(cè)試結(jié)果輸出”、“幫助”等菜單項(xiàng)。

3.2 電路網(wǎng)表結(jié)構(gòu)分析

首先，在菜單項(xiàng)“文件”中有“新建”、“打開(kāi)”、“保存”、“另存為”、“打印”、 “電路描述的輸入”、“退出”等菜單命令。

菜單命令“新建”的功能是用于建立描述電路結(jié)構(gòu)的文本文件，并在主界面的窗口中對(duì)文件的內(nèi)容進(jìn)行添加與修改等；菜單命令“保存”的功能是對(duì)在主界面的窗口中顯示的文本文件進(jìn)行存儲(chǔ)（保存）；菜單命令“另存為”的功能是對(duì)在主界面的窗口中顯示的文本文件用另一個(gè)文件名進(jìn)行存儲(chǔ)；菜單命令“打印”的功能是在打印機(jī)上對(duì)在主界面的窗口中顯示的文本文件進(jìn)行打印輸出。

菜單項(xiàng)“電路網(wǎng)表結(jié)構(gòu)分析”的功能是對(duì)主界面的窗口中顯示的電路結(jié)構(gòu)描述文件進(jìn)行分析與處理，獲得電路的輸入和輸出信號(hào)線的名稱、電路中的所有信號(hào)線與各個(gè)模塊之間的連接關(guān)系、電路的邊界掃描結(jié)構(gòu)等信息；通過(guò)建立鏈表等數(shù)據(jù)結(jié)構(gòu)，來(lái)保存這些電路結(jié)構(gòu)信息，以供后續(xù)的操作步驟所使用。

對(duì)輸入的描述電路結(jié)構(gòu)的文本文件（也稱為網(wǎng)表文件），需要從中提取出有關(guān)的邊界掃描結(jié)構(gòu)的信息，以在后續(xù)的測(cè)試過(guò)程中使用?？梢园丫W(wǎng)表文件中的內(nèi)容大致分為兩部分：前一部分是對(duì)各個(gè)組件的描述，后一部分是互連結(jié)構(gòu)的描述。

例如，可以直接使用采用 BSDL描述的電路結(jié)構(gòu)，從中提取出電路的互連結(jié)構(gòu)信息，這里，BSDL（Boundary-ScanDescription Language）它是超高速集成電路硬件描述語(yǔ)言（VHDL）的一個(gè)子集。從一個(gè)BSDL文件中可以獲取如下三部分的信息：TAP通道、測(cè)試指令碼、邊界掃描單元。下面以Altera公司所生產(chǎn)的器件EPM7064AET44的BSDL文件為例，對(duì)這三部分信息進(jìn)行說(shuō)明。下面分別是從該器件的BSDL文件中截取的與這三部分有關(guān)的信息。

3.2.1 TAP通道的信息

attribute TAP_SCAN_IN of TDI： signal is true；

attribute TAP_SCAN_MODE of TMS： signal is true；

attribute TAP_SCAN_OUT of TDO： signal is true；

attribute TAP_SCAN_CLOCK of TCK ： signal is （10.00e6， BOTH）；

這里在進(jìn)行測(cè)試時(shí)TCK的最大頻率不能超過(guò)10M。

3.2.2 測(cè)試指令的操作碼

attribute INSTRUCTION_LENGTH of EPM7064AET44： entity is 10；

attribute INSTRUCTION_OPCODE of EPM7064AET44： entity is "BYPASS （1111111111）， "

& "EXTEST （0000000000），" & "SAMPLE （0001010101），" & "IDCODE （0001011001），"

& "USERCODE （0000000111）"；

這里說(shuō)明了指令長(zhǎng)度為10位，以及“BYPASS”、“EXTEST”、“SAMPLE”、“IDCODE”、“USERCODE”等指令各自所對(duì)應(yīng)的操作碼，例如，指令“BYPASS”所對(duì)應(yīng)的操作碼為“1111111111”。

3.2.3 邊界掃描單元的信息

attribute BOUNDARY_LENGTH of EPM7064AET44： entity is 192； // 說(shuō)明共有192個(gè)邊界掃描單元

attribute BOUNDARY_REGISTER of EPM7064AET44 ： entity is

--BSC group 0 for dedicated input pin 38 //管腳38的邊界掃描單元的信息

"0 （BC_4，IN38，input， X），" & "1 （BC_4，*，internal， X），" & "2 （BC_4，*，internal， X），" &

--BSC group 1 for dedicated input pin 37 //管腳37的邊界掃描單元的信息

"3（BC_4， IN37，input， X），" & "4 （BC_4，*，internal， X），" & "5（BC_4，*，internal， X），" &

…… ……

--BSC group 63 for dedicated input pin 39 //管腳39的邊界掃描單元的信息

"189 （BC_4， IN39，input， X），" & "190 （BC_4，*，internal， X），" & "191 （BC_4，*，internal，X）"；

這里，每個(gè)管腳所對(duì)應(yīng)的邊界掃描單元的描述格式為：num（cell，port，function，safe[ccell，disval，rslt]）。該格式中每個(gè)部分的含義如下。

num為邊界掃描單元的標(biāo)號(hào)，它的值為0是表示該單元是最靠近TDO。

cell為所使用的單元類(lèi)型，例如，cell為BC_1時(shí)表示使用一個(gè)通用單元，可用作輸入和輸出；cell為BC_2時(shí)表示使用一個(gè)具有并行輸出鎖存器的輸入單元；cell為BC_3時(shí)表示使用一個(gè)沒(méi)有并行輸出鎖存器的輸入單元；cell為BC_4時(shí)表示使用一個(gè)只允許作為信號(hào)捕獲的輸入單元；cell為BC_5時(shí)表示使用一個(gè)三態(tài)管腳單元，并且是由一個(gè)系統(tǒng)管腳來(lái)控制三態(tài)輸出；cell為BC_6時(shí)表示用于雙向管腳中的輸入/輸出單元。

port說(shuō)明該單元是用于驅(qū)動(dòng)還是用于接收數(shù)據(jù)；若該單元是被用于對(duì)數(shù)據(jù)輸出的控制單元或作為一個(gè)內(nèi)部單元使用，則用“*”表示。

function說(shuō)明單元的功能。例如，當(dāng)function為“clock”時(shí)，則是時(shí)鐘輸入端的單元；當(dāng)為“control”時(shí)，則是控制三態(tài)方向的單元；當(dāng)為“internal”時(shí)，則是捕獲內(nèi)部數(shù)據(jù)；當(dāng)為“input”時(shí)，則是簡(jiǎn)單的輸入管腳接收器；當(dāng)為“output2”時(shí)，則是為二態(tài)輸出提供數(shù)據(jù)；當(dāng)為“output3”時(shí)，則為三態(tài)輸出提供數(shù)據(jù)；當(dāng)為“bidir”時(shí)，則是用于雙向管腳的雙向單元。

safe是受控單元不作用時(shí)的安全值。使用該參數(shù)可以減少不確定數(shù)據(jù)對(duì)電路的影響；其中ccell為受控單元；disval為用于控制使ccell所指單元不作用的值；rslt為該單元沒(méi)有被驅(qū)動(dòng)時(shí)的狀態(tài)。

4 實(shí)驗(yàn)結(jié)果

我們用C++語(yǔ)言編制了邊界掃描測(cè)試的軟件，其主界面如圖2所示。該軟件在微型計(jì)算機(jī)上運(yùn)行，通過(guò)與硬件邊界掃描控制器的結(jié)合，實(shí)現(xiàn)了對(duì)被測(cè)電路的整個(gè)測(cè)試過(guò)程。

在該軟件的主界面的菜單項(xiàng)“文件”中的菜單命令“打開(kāi)”的功能是直接從計(jì)算機(jī)中找到并選中描述電路結(jié)構(gòu)的文本文件。從出現(xiàn)的對(duì)話框中點(diǎn)擊“打開(kāi)”按鈕，之后在主界面的窗口中顯示該文本文件。例如，圖3是選取D盤(pán)目錄D：＼BST＼Circuitdes中的文件Circuit10.vhd的例子。

圖4是從出現(xiàn)的對(duì)話框中點(diǎn)擊“打開(kāi)”按鈕之后，在主界面的窗口中顯示該文件Circuit10.vhd的內(nèi)容。

對(duì)軟件主界面中的菜單項(xiàng)“電路網(wǎng)表結(jié)構(gòu)分析”，點(diǎn)擊該菜單項(xiàng)，若從出現(xiàn)的對(duì)話框（如圖5所示）中選取“進(jìn)行網(wǎng)表結(jié)構(gòu)分析”，并按“確定”按鈕，則軟件系統(tǒng)是對(duì)輸入的電路描述文件（例如Circuit10.std）所描述的電路進(jìn)行網(wǎng)表結(jié)構(gòu)分析，并將獲得的互連結(jié)構(gòu)信息保存在默認(rèn)的文件中（例如Circuit10.bst）。

若從出現(xiàn)的對(duì)話框（如圖5所示）中選中“選取待處理的電路描述文件，然后進(jìn)行網(wǎng)表結(jié)構(gòu)分析”，并按“確定”按鈕，則軟件系統(tǒng)是直接對(duì)選取的電路結(jié)構(gòu)描述的VHDL 文件或BSDL文件進(jìn)行網(wǎng)表結(jié)構(gòu)分析，并將獲得的互連結(jié)構(gòu)信息保存在默認(rèn)的文件中。

這種操作的結(jié)果文件是供軟件系統(tǒng)的后續(xù)操作“完備性測(cè)試”、“互連測(cè)試”、“芯片內(nèi)部功能的測(cè)試”等使用，并直接作為這些操作的輸入。例如，對(duì)電路結(jié)構(gòu)描述文件Circuit10.vhd，經(jīng)過(guò)“電路網(wǎng)表結(jié)構(gòu)分析”這一步的操作之后的結(jié)果被保存在文件Circuit10.std中。

為驗(yàn)證邊界掃描測(cè)試的軟件系統(tǒng)的性能，我們?cè)O(shè)計(jì)了一個(gè)被測(cè)電路板，在該板上主要有如下六個(gè)芯片：EP1C3T144、EPM7064AET44、四個(gè)SN74LVTH182512。把這六個(gè)芯片通過(guò)邊界掃描測(cè)試總線中的TCK、TMS、TDI和TDO等進(jìn)行連接。同時(shí)，在它們的互連線上設(shè)置了固定型s-a-0和s-a-1、開(kāi)路、短路等故障。

通過(guò)使用前面的方法對(duì)輸入的電路芯片的結(jié)構(gòu)描述文件進(jìn)行處理，提取出每個(gè)芯片的邊界掃描測(cè)試的信息，進(jìn)行電路網(wǎng)表結(jié)構(gòu)分析，并采用鏈表等數(shù)據(jù)結(jié)構(gòu)來(lái)說(shuō)明電路中的所有信號(hào)線與各個(gè)模塊之間的連接關(guān)系。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的軟件程序能準(zhǔn)確地提取出每種芯片的邊界掃描信息，為后續(xù)的測(cè)試提供了方便，使整個(gè)測(cè)試系統(tǒng)能檢測(cè)芯片的內(nèi)部邏輯功能是否正常，以及能夠檢測(cè)芯片間互連線的固定型故障、開(kāi)路、短路等多種類(lèi)型故障。

5 結(jié)語(yǔ)

邊界掃描測(cè)試能夠?qū)哂懈呒啥鹊碾娐沸酒陀≈齐娐钒宓冗M(jìn)行互連測(cè)試與內(nèi)部的邏輯功能測(cè)試。通過(guò)編制測(cè)試軟件并與硬件上的邊界掃描控制器的結(jié)合，能實(shí)現(xiàn)對(duì)被測(cè)電路的整個(gè)邊界掃描測(cè)試的過(guò)程。本文對(duì)邊界掃描測(cè)試的軟件程序設(shè)計(jì)中的電路網(wǎng)表結(jié)構(gòu)分析這個(gè)模塊的實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述，給出了對(duì)電路中的邊界掃描結(jié)構(gòu)信息進(jìn)行提取的步驟。

參考文獻(xiàn)

[1]L.Bao， W.Lu. Dynamic statistical-timing-analysis-based VLSI path delay test pattern generation[J]. IEEE Trans. on VLSI， 2015， 23（9）：1577-1590.

[2]B.Arslan， A.Orailoglu. Power-aware delay test quality optimization for multiple frequency domains[J]. IEEE Trans. on CAD， 2016， 35（1）：141-154.

[3]K.Peng， M.Yilmaz， K.Chakrabarty. Crosstalk- and process variations-aware high-quality tests for small-delay defects[J]. IEEE Trans. on VLSI， 2013， 21（6）：1129-1142.

[4]D.Sourav， E.N.Dmitri， M.Sasikanth. Compact physical model for crosstalk in spin-wave interconnects[J]. IEEE Trans. on Electron Devices， 2015， 62（11）：3863-3869.

[5]潘中良.系統(tǒng)芯片SoC的設(shè)計(jì)與測(cè)試[M].科學(xué)出版社，2009.

[6]陳光禹，潘中良.可測(cè)性設(shè)計(jì)與技術(shù)[M].電子工業(yè)出版社，1997.

[7]IEEE Std1149.1-2001. IEEE standard test access port and boundary-scan architecture[S]. 2001.

[8]Y.Hiroyuki， M.Hiroyuki， N.Takanobu. On detecting delay faults using time-to-digital converter embedded in boundary scan[J]. IEICE Trans. on Information and Systems，2013，96（9）：986-1993.

[9]S.Stephen，R.Aubin.Contact less test of IC pads，pins， and TSVs via standard boundary scan[J]. IEEE Design & Test of Computers，2012，29（5）：55-62.

[10]F.Farnaz，N.Bahareh，T.Fatemeh. A new approach to model the effect of topology on testing using boundary scan[J].Journal of Electronic Testing，2015，31（3）：301-310.