西華師范大學(xué)電子信息工程學(xué)院　楊　湲　肖順文

?

一種低誤碼率的調(diào)制解調(diào)系統(tǒng)設(shè)計

西華師范大學(xué)電子信息工程學(xué)院楊湲肖順文

【摘要】根據(jù)FSK調(diào)制解調(diào)的原理，設(shè)計了調(diào)制解調(diào)系統(tǒng)，并在此系統(tǒng)上增加了信號跟蹤模塊，使得解調(diào)具有低門限特性，因此降低了數(shù)字信號解調(diào)時的誤碼率。本系統(tǒng)調(diào)制模塊采用頻率鍵控法設(shè)計，信號跟蹤模塊采用類似鎖相環(huán)的方法實現(xiàn)，解調(diào)模塊利用過零檢測法實現(xiàn)，調(diào)制解調(diào)模塊在之前的設(shè)計中已做出，本文主要著重實現(xiàn)信號跟蹤以及低誤碼率解調(diào)功能。仿真結(jié)果表明：在調(diào)制解調(diào)系統(tǒng)加上信號跟蹤模塊以后，解調(diào)信號波形具有低誤碼率，高穩(wěn)定性的特點。

【關(guān)鍵詞】移頻鍵控；信號跟蹤；過零檢測法；低誤碼率

0　前言

由于數(shù)字信號在傳輸過程中容易受干擾，干擾后容易產(chǎn)生誤碼現(xiàn)象，因此為了降低誤碼率，設(shè)計了信號跟蹤模塊。本文的調(diào)制解調(diào)模塊均是采用文獻(xiàn)[1]的設(shè)計即FSK調(diào)制模塊和過零檢測法實現(xiàn)的解調(diào)模塊[2,3]。在之前的設(shè)計基礎(chǔ)上，添加了信號跟蹤模塊，信號跟蹤模塊的輸出與調(diào)制信號保持同步，實現(xiàn)了信號的跟蹤功能，使解調(diào)模塊具有低門限特性，降低了解調(diào)的誤碼率，使本設(shè)計系統(tǒng)具有更高的穩(wěn)定性，優(yōu)化了之前設(shè)計的調(diào)制解調(diào)系統(tǒng)，同時本設(shè)計中調(diào)制、跟蹤、解調(diào)系統(tǒng)均采用頂層方法實現(xiàn)，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計與運行速度[1,4,5,6]。

1　調(diào)制、跟蹤、解調(diào)原理

本設(shè)計中調(diào)制解調(diào)系統(tǒng)采用文獻(xiàn)[1]的設(shè)計，即調(diào)制利用數(shù)字基帶信號去控制選擇開關(guān)來改變輸出的頻率成分，從而實現(xiàn)FSK調(diào)制[1,7]，而解調(diào)則采用易于實現(xiàn)的過零檢測法，即在一個單位時間內(nèi)，檢測信號波形通過零電平軸的次數(shù)來判斷相關(guān)的頻率成分[1,8]。本設(shè)計中難點就是實現(xiàn)信號跟蹤，信號跟蹤模塊是在鎖相環(huán)的理論基礎(chǔ)上優(yōu)化產(chǎn)生的。跟蹤模塊類似鎖相環(huán)，卻不同于鎖相環(huán)的結(jié)構(gòu)，其本質(zhì)即是實現(xiàn)位同步，根據(jù)鑒相器輸出的結(jié)果，不斷地調(diào)整跟蹤模塊的輸出，使跟蹤模塊的輸出與調(diào)制信號保持同步[6,9]。由于本設(shè)計采用高頻傳輸數(shù)字信號，低頻成分較少，為了減少了仿真運行時間，因此本設(shè)計中沒有加入低通濾波電路。信號跟蹤模塊是由鑒相器、雙向時鐘源、脈沖加減控制電路、以及2分頻器構(gòu)成。其中鑒相器是由異或門組成，雙向時鐘源是由D觸發(fā)器和一些門電路構(gòu)成，脈沖控制電路、2分頻電路均是采用文本設(shè)計[6,10]。尤其是脈沖控制電路，它不同于鎖相環(huán)的脈控電路，它是由一些邏輯關(guān)系采用文本設(shè)計組成，能夠更好的實現(xiàn)脈沖加減。

2　調(diào)制、跟蹤、解調(diào)電路結(jié)構(gòu)

調(diào)制、跟蹤、解調(diào)電路結(jié)構(gòu)如圖1所示，基帶信號輸入到調(diào)制模塊，在CLK，CLR信號作用下，輸出調(diào)制信號。調(diào)制信號輸入到跟蹤模塊，在CLK作用下，跟蹤模塊便產(chǎn)生一個與調(diào)制信號保持同步的跟蹤信號，跟蹤信號輸入到解調(diào)器中，在CLK，CLR作用下，輸出解調(diào)信號。采用跟蹤信號作為解調(diào)模塊的輸入信號，使得解調(diào)模塊具有低門限特性，降低了解調(diào)時的誤碼率[4]。

圖1　調(diào)制、跟蹤、解調(diào)電路結(jié)構(gòu)

3　調(diào)制、跟蹤、解調(diào)硬件電路

3.1跟蹤模塊設(shè)計

3.1.1鑒相器設(shè)計

鑒相器是由一個異或門構(gòu)成，原理圖及仿真模塊如圖2所示，fsk為調(diào)制器輸出的調(diào)制信號，fout為跟蹤模塊輸出的反饋信號，sel為相位差信號，a、b為輸出的超前、滯后信號[11,12]。

圖2　鑒相器原理圖

3.1.2時鐘源模塊設(shè)計

時鐘源模塊的作用是產(chǎn)生兩路相位差為180度，占空比為25%的高頻信號，給脈沖加減模塊提供兩個信號輸入端[13]。其原理圖以及仿真模塊如圖3所示，CLK為時鐘信號輸入端，e、f分別為兩路相差為180度的高頻信號輸出端。

圖3　時鐘源原理圖

3.1.3脈沖加減控制模塊設(shè)計

脈沖加減控制模塊是由鑒相器、時鐘源、脈沖加減設(shè)計邏輯(脈控模塊)組成，脈控模塊在a、b、sel、e、f信號的作用下控制脈沖的加減。其原理圖以及仿真模塊如圖4所示，outt為輸出的進(jìn)行了加減變化的脈沖信號[14,15]。

圖4　脈沖加減控制原理圖

3.1.4跟蹤模塊構(gòu)建設(shè)計

跟蹤模塊是由脈沖加減控制模塊與2分頻模塊組成，2分頻電路將脈沖加減控制模塊輸出的outt信號進(jìn)行2分頻，其原理圖以及仿真模塊如圖5所示，clkout為輸出的跟蹤信號，也為脈沖加減控制模塊的反饋信號。

圖5　跟蹤模塊原理圖

3.2調(diào)制、跟蹤、解調(diào)系統(tǒng)設(shè)計

解調(diào)模塊是采用文獻(xiàn)[1]中的解調(diào)設(shè)計，調(diào)制、跟蹤、解調(diào)原理圖如圖6所示，jietiao為輸出的解調(diào)信號。

圖6　調(diào)制、跟蹤、解調(diào)模塊原理圖

4　調(diào)制、跟蹤、解調(diào)仿真結(jié)果

調(diào)制、跟蹤、解調(diào)設(shè)計仿真圖如圖7所示，跟蹤模塊輸出的clkout信號在CLK、CLR作用下經(jīng)過解調(diào)模塊,輸出jietiao信號。從仿真圖看出，輸出信號和輸入信號波形完全一致，誤碼率低，系統(tǒng)具有非常高的穩(wěn)定性。

圖7　調(diào)制、跟蹤、解調(diào)仿真結(jié)果

5　結(jié)論

本設(shè)計是在之前的調(diào)制解調(diào)系統(tǒng)上，增加了信號跟蹤模塊，信號跟蹤實現(xiàn)了對調(diào)制信號的同步功能，降低了解調(diào)時由于干擾而產(chǎn)生的誤碼現(xiàn)象的概率，優(yōu)化了系統(tǒng)的結(jié)構(gòu)，并且提高了系統(tǒng)穩(wěn)定性。

參考文獻(xiàn)

[1]楊湲,肖順文,鄒貴祥,易歡,李怡琳.基于FPGA的FSK調(diào)制解調(diào)系統(tǒng)設(shè)計[J].數(shù)字技術(shù)與應(yīng)用,2014:161-164.

[2]張志聰.2FSK解調(diào)器前端設(shè)計[D].四川成都:電子科技大學(xué),2010:3-4.

[3]周志法,艾文,張堯琴.基于FPGA的2FSK數(shù)字信號調(diào)制解調(diào)[J].電子科技,2012,25(3):121-123.

[4]季仲梅,王大鳴.通信中的同步技術(shù)及應(yīng)用[M].北京:清華大學(xué)出版社,2008.

[5]龐浩,姐云霄,王贊基.一種新型的全數(shù)字鎖相環(huán)[J].中國電機(jī)工程學(xué)報,2003:38-39.

[6]帥旗.基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D].大連:大連理工大學(xué),2013:6-16．

[7]段吉海,黃智偉.數(shù)字通信系統(tǒng)建模與設(shè)計[M].北京:電子工業(yè)出版社,2004.

[8]周志法,艾文,張堯琴.基于FPGA的2FSK數(shù)字信號調(diào)制解調(diào)[J].電子科技,2012,25(3):121-123.

[9]楊小牛,樓才義,徐建良.軟件無線電技術(shù)與應(yīng)用[M].北京:北京理工大學(xué)出版社,2010.

[10]張成.基于的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D].合肥:合肥工業(yè)大學(xué),2010:5-13．

[11]周群.基于FPGA技術(shù)的相位頻率跟蹤方法的研究[D].北京:北京化工大學(xué),2009:45-46．

[12]王華軍.基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D].成都:電子科技大學(xué),2015:11-15．

[13]嚴(yán)冬.基于VHDL語言的數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[J].中國科技論文在線,2007,5(2):436-437.

[14]王杰敏,楊虹.全數(shù)字鎖相環(huán)的設(shè)計[J].通信電源技術(shù),2009,26(3): 40-41.

[15]蒲曉婷.全數(shù)字鎖相環(huán)的設(shè)計及分析[J].現(xiàn)代電子技術(shù),2008,5: 173-174.

楊湲（1991—），女，四川廣安人，西華師范大學(xué)電子信息工程學(xué)院碩士究生，主要從事軟件無線電、EDA、SOPC等應(yīng)用技術(shù)方面的研究工作。

肖順文（1970—），男，四川金堂人，西華師范大學(xué)電子信息工程學(xué)院教授，主要從事軟件無線電、EDA、SOPC等應(yīng)用技術(shù)方面的研究工作。

(1)二階RLC仿真電路的構(gòu)建

利用Multisim10.0分別搭建RLC串聯(lián)電路中電容電壓、電感電壓測試電路和電流測試電路分別如圖2所示，圖2中示波器XSC1的通道A測試電容電壓，通道B測試電感電壓，示波器XSC2的通道A測試電流給定L=1H，C=1F。

搭建電路時，在Multisim元件庫中選擇相應(yīng)元件及測試儀器，構(gòu)建測試電路，通過改變電阻R的取值，研究三種情況下的電路特性。

通訊作者：

作者簡介：

基金項目：四川省教育廳科研基金重點項目（15ZA0145）。