郭凱 徐紅俠 鄧海棠 陳丁

摘 要：雷達(dá)信號處理技術(shù)主要包括脈沖壓縮、動目標(biāo)指示MTI、動目標(biāo)檢測MTD和CFAR檢測等?？焖侔l(fā)展的DSP芯片為高性能實時處理硬件系的核心。詳細(xì)介紹基于多核數(shù)字信號處理器TMS320C6678實現(xiàn)對LFM信號進(jìn)行實時脈沖壓縮等的并行流水的實現(xiàn)方法。理論分析和實現(xiàn)結(jié)果表明，多核并行流水方法能獲得比普通單核更好的系統(tǒng)實時性。

關(guān)鍵詞：TMS320C6678；多核；脈沖壓縮；MTI；MTD；CFAR

DOI：10.16640/j.cnki.37-1222/t.2016.07.186

0 引言

近年來，隨著國內(nèi)外雷達(dá)科學(xué)技術(shù)的不斷發(fā)展，雷達(dá)信號也極其復(fù)雜，這就對信號處理器的處理能力、存儲能力、可擴(kuò)展性以及數(shù)據(jù)傳輸能力提出了更高的要求。數(shù)字信號處理（簡稱：DSP）目前通常為雷達(dá)信號處理機(jī)的核心處理器。本文介紹的雷達(dá)信號處理器，采用TI公司的DSP芯片TMS320C6678為主要信號處理器件，利用DSP軟件編程完成信號處理算法的實現(xiàn)，可以在相同的硬件平臺上實現(xiàn)不同的處理任務(wù)。系統(tǒng)集成度高、體積小且功能強大。結(jié)構(gòu)靈活，可以根據(jù)需求改變設(shè)備量，具有較強的通用性和可擴(kuò)展性。

1 核心處理芯片介紹

本雷達(dá)信號處理系統(tǒng)采用的DSP芯片是TI公司的TMS320C6678（簡稱C6678），該芯片由于采用特殊的KeyStone多核架構(gòu)，這種結(jié)構(gòu)能夠為多核器件中的每一個核提供全面的處理功能。因此。是一款的高性能、低功耗多核信號處理器件，多核的支持與運算能力的提高，使用戶能更好地實現(xiàn)復(fù)雜的并行運算。

2 主要功能介紹

雷達(dá)數(shù)字信號處理的主要方法有是PC、非相參積累、MTI、MTD、CFAR、俯仰角和方位角的誤差以及目標(biāo)參數(shù)提取等，如圖1所示。其主要由中頻ADC、DDC、PC、MTD、非相參積累、CFAR、距離跟蹤器和角誤差計算等多個功能子模塊組成，如圖1所示。

3 基本算法和軟件設(shè)計

3.1 脈沖壓縮

現(xiàn)代雷達(dá)的脈沖信號為大時寬和大帶寬的信號保證探測距離的同時，又兼顧距離分辨力。但是這種雷達(dá)信號的回波需要采用脈沖壓縮濾波器來實現(xiàn)。實現(xiàn)方法有LFM、NLFM、相位編碼信號等。LFM可以達(dá)到較高的脈沖壓縮比，是常用的PC方法。LFM在頻率域?qū)崿F(xiàn)數(shù)字信號的PC過程。LFM信號是一種隨著時間增加頻率線性增加或減小的信號，其數(shù)學(xué)表達(dá)式為：

S（t）=rect （t/τ）e（j2πfct）·e（jπkt2） （1）

式中，τ為脈沖寬度；fc為載波頻率；rect（t/τ）為矩形窗函數(shù)；k為調(diào)頻斜率，k=B/τ，B為發(fā)射信號的頻帶寬度。脈沖壓縮比為D=τB。

3.2 動目標(biāo)指示MTI

比如某雷達(dá)的MTI設(shè)計采用三脈沖對消，對所有通道進(jìn)行PC后的數(shù)據(jù)均需要進(jìn)行MTI雜波對消。具體的對消方法如下：

（a）選擇當(dāng)前狀態(tài)下的信號積累次數(shù)np；

（b）設(shè)某路信號在第i次積累的信號記為 Si（n），i=1，…，np， n=1，…，RN （距離通道個數(shù)），MTI對消方法為：

Sj_MTI（n）=Si（n）-2Si-1（n）+Si-2（n） （2）

其中j=i-2，i=3，…， np。

3.3 動目標(biāo)檢測MTD

動目標(biāo)檢測MTD就是在距離上將回波信號分為許多距離單元，然后通過M次發(fā)射的回波，在同一距離單元上進(jìn)行相干積累（多普勒濾波）。這樣，不但可以SNR，還可以測量目標(biāo)速度。動目標(biāo)檢測可以看成是對信號的頻譜分析，通常用FFT算法來實現(xiàn)。

3.4 CFAR檢測

在距離維上采取滑窗處理方式，每個參考窗刪除幅度最大的DelNum個點參數(shù)說明：參考窗長度n=32前、后保護(hù)單元均為4 （在接收信號被部分截斷時，保護(hù)單元應(yīng)增加）。門限因子的作用是放大檢測因子，假設(shè)基本門限因子=4，則放大后的檢測因子=4×檢測因子/32。

3.5 軟件設(shè)計

DSP多核和單核處理器編程方法區(qū)別較大，若使用多核同時進(jìn)行處理并合理安排存儲空間以提高數(shù)據(jù)處理速度，減小系統(tǒng)響應(yīng)時間。原因是多核處理需要將任務(wù)盡量分工到多個處理器同步并行完成，從而最大程度上提高算法的執(zhí)行效率，因此，采用多核DSP進(jìn)行雷達(dá)信號相關(guān)處理對雷達(dá)整機(jī)性能提高有重要意義。

脈沖壓縮的設(shè)計。脈沖壓縮在數(shù)字下變頻后進(jìn)行，受時序驅(qū)動，需計算運算時間來和實際時序相配合，以免發(fā)生數(shù)據(jù)堵塞。經(jīng)過分析，每個內(nèi)核在4個探測發(fā)射脈沖的時間內(nèi)可以完成數(shù)據(jù)讀取、脈沖壓縮和數(shù)據(jù)傳輸?shù)墓ぷ?。最后我們采?個內(nèi)核輪流進(jìn)行脈沖壓縮，1個內(nèi)核完成資源調(diào)度的安排方法來實現(xiàn)此功能，同時在內(nèi)核之間采用共享內(nèi)存和核間IPC通信方式協(xié)調(diào)同步和競爭。

4 結(jié)束語

由于這種DSP具有8個處理內(nèi)核、存儲空間較大，高速接口資源較多，在雷達(dá)回波信號的實時處理中，脈沖壓縮、動目標(biāo)指示MTI、動目標(biāo)檢測MTD和CFAR檢測是其主要處理方式具有大數(shù)據(jù)量實時處理時能較好地體現(xiàn)其優(yōu)越性。由實際結(jié)果可知，針對以上以這些算法，利用其多核資源，對算法進(jìn)行分解，而后將其并行流水實，通過調(diào)用多個處理器資源，提高了系統(tǒng)的實時性及運算能力。

參考文獻(xiàn)：

[1]孫瑋，劉國滿.基DSP的脈沖壓縮算法的并行流水實現(xiàn)[J].無線電工程，2013（09）.

[2]張澤云，趙宏生，徐朝陽.基于ADSP-TS201S的雷達(dá)信號處理研究[J].艦船電子對抗，2011（03）.

[3]顧穎，張雪婷，張飚.基于ADSP-TS201S的通用雷達(dá)信號處理機(jī)的設(shè)計[J].現(xiàn)代雷達(dá)，2006（06）.