劉麗麗　王豐　余秋芳　王西國北京中電華大電子設計有限責任公司

?

針對EMV Level1 Analog Test認證的金融支付PCD設計與調(diào)試

劉麗麗王豐余秋芳王西國
北京中電華大電子設計有限責任公司

文章針對最新版EMV Level 1 標準，對PCD 的EMV Level 1 Analog test認證的檢測環(huán)境及檢測項目進行總結，對實際測試中可能遇到的問題進行分析，總結出其技術難點。針對這些難點提出PCD 設計中需要重點關注的方面以及設計技巧，進一步給出調(diào)試中使用怎樣的方法達到系統(tǒng)的最優(yōu)配置，成功通過EMV Level1 Analog test的檢測。

EMV Level 1 EMV Co PCD 非接觸讀卡器 analog test

1　EMV Level 1　簡介

EMV標準是基于IC卡的金融支付標準，目前已成為公認的全球統(tǒng)一標準。EMVCo是對EMV卡及終端設備規(guī)范進行管理、維護、提高的組織。EMVCo目前的成員包括Amer ican Express，Discover， JCB， MasterCard， UnionPay， Visa。EMVCo測試和認證分為兩個Level，即通常所說的Level 1和Level 2。Level 1又分為兩個部分，通常簡稱為Analog 部分和Digital部分，Analog部分主要是針對EMV規(guī)范中的電氣特性方面的，Digital 部分是針對邏輯接口以及傳輸協(xié)議的。Level 2是針對EMV規(guī)范中的借貸記應用要求方面的。EMVCo 組建獨立的實驗室，進行Contact Level 1，Contac t Level 2， Contact less Level 1以及Contact less product的測試和認證工作。在測試過程中，卡片或者設備的送檢廠商可以參與調(diào)試，對送檢品進行debug。認證過程由實驗室獨立完成，之后給出認證報告。

本文針對EMV Contact less Level 1的PCD Analog認證部分（以下簡稱PCD Analog）進行闡述。PCDAnalog 認證中用到兩個環(huán)境，一個是認證校準環(huán)境，一個是認證測試環(huán)境。EMVC組織會對各個已授權實驗室進行定期審核，每次認證測試前，實驗室的實驗員會對認證測試設備進行校準，確保認證測試的準確性、一致性。

2　認證測試難點

PCD Analog 認證測試分為能量傳輸、Type A/Type B發(fā)射波形以及Type A/Type B接收能力這三個大類、7個子類、277個測試case 。如上所述的測試項的三個大類中，Type A/ Type B接收能力主要取決于射頻芯片的解碼能力，這個在射頻芯片選型時需要考量。發(fā)射部分的兩個測試大類、能量傳輸與Type A/Type B發(fā)射波形基本呈現(xiàn)相互制約的關系，在讀卡器產(chǎn)品外形尺寸要求較小時，怎樣設計和調(diào)整能量傳輸與發(fā)射波形，達到PCD Analog認證測試的要求成為通過認證測試的難點所在。目前，業(yè)界采用的認證測試的通用方法是通過大量的嘗試性試驗和現(xiàn)場調(diào)試，這樣做費時費力，對于認證沒有系統(tǒng)的理論和方法支撐。更無法做到在設計之初就對讀卡器有較為準確的預估和評測。接下來針對如上問題對認證讀卡器從設計到調(diào)試給出一套可行的實施方法，達到對認證測試工作深入掌握、快速通過認證測試的目的。

3　認證讀卡器設計

PCD Analog 認證測試需要提供被測設備，一般為非接觸讀卡器（PCD ）或者POS機形式。本文以PCD 的設計為例，闡述設計和調(diào)試中的關鍵點。PCD 設計的首要問題是PCD 芯片的選型，目前NXP等國外公司的產(chǎn)品占據(jù)了大部分市場，隨著國家對微電子行業(yè)的重視以及國內(nèi)企業(yè)技術水平的提高，已經(jīng)有國內(nèi)公司的芯片產(chǎn)品可以支持EMV的最新標準，例如北京中電華大電子設計有限責任公司的PCD 芯片，它功能強大、使用方便，支持ISO/IEC 14443-1/2/3/4 ，已經(jīng)通過了銀行卡檢測中心（BCTC）的EMV Contact less Level 1 的PCD 認證測試。本文基于華大電子的PCD 芯片進行設計和調(diào)試。

讀卡器的硬件設計要點主要集中在天線線圈的設計。下面分別對天線線圈的各個參數(shù)進行闡述。首先，由于讀卡器產(chǎn)品尺寸的限制，天線線圈的布局設計尤為重要，需要將天線線圈的尺寸盡量做大，即分布于PCB 的外邊緣。其次，線圈的圈數(shù)選擇也是非常重要的。由如下磁場強度計算公式可見天線圈數(shù)增加會加大場強。式中N為線圈匝數(shù)；R為圓形線圈半徑；X為沿x方向與線圈中心的距離。但是增加線圈的圈數(shù)時，線圈電阻也會增大，這樣整個天線的Q值就會降低，當Q值降低到一定程度時會導致天線場強下降、波形的上升時間過長等問題。同時，也會帶來面積的一定增加，這對微小型的產(chǎn)品來說也是不能接受的。

還有一個重要的因素，就是在圈數(shù)增加以后，線圈電感會增加，由湯姆遜公式：可見，達到諧振時的串并聯(lián)電容會減小，當電容很小時，天線調(diào)諧會變得困難。因此，天線線圈設計時需要綜合以上因素，得到最優(yōu)值。之前的做法多是依照個人經(jīng)驗或者使用電感估算公式進行天線設計，這樣的設計方法局限性很大，準確度也達不到設計要求，經(jīng)常需要重新設計制板調(diào)整，費時費力。本文提出ADS 仿真方式來輔助天線線圈的設計，快速得到天線線圈的最優(yōu)值。首先，在ADS中設計好天線尺寸、圈數(shù)和線寬、間距等。然后仿真得到線圈的電阻和電感的仿真值，根據(jù)仿真值，通過如下公式計算出串聯(lián)電容C串聯(lián)和并聯(lián)電容C并聯(lián)的值，再根據(jù)電容的合適程度調(diào)整天線線圈的設計。這樣設計完成的天線線圈PCB 板圖，在沒有投板加工時，對其參數(shù)就有了基本準確的掌握。目前多次設計掌握的數(shù)據(jù)實測值與仿真值偏差小于5%，這個精確度的天線參數(shù)已經(jīng)完全可以在設計階段據(jù)此仿真值來進行設計。

4　調(diào)試

認證讀卡器的調(diào)試至關重要。由于PCB 和元器件的寄生等因素，理論計算值拿來直接實際應用一般達不到EMV Contact less Level 1 的PCD Analo g認證測試的各項要求，再加上元器件的參數(shù)偏差，需要通過調(diào)試達到PCD 天線的最優(yōu)值，滿足認證測試的要求。接下來分別對認證測試中的瓶頸測試項目、場強項和波形項進行闡述。

4.1場強

天線要想輸出較大的場強需要整個電路處于13.56MHz頻率附近諧振的狀態(tài)，并且輸出阻抗適合。本文推薦使用矢量網(wǎng)絡分析儀進行諧振頻率和阻抗的調(diào)整，其具體方法為：首先采用如上節(jié)所述的理論計算值，然后根據(jù)在矢量網(wǎng)絡分析儀上的測試情況對串聯(lián)電容和并聯(lián)電容進行微調(diào)。

下面闡述如何確定合適的匹配阻抗。首先，匹配阻抗取決于非接觸芯片的發(fā)射電流能力，調(diào)整好的天線的發(fā)射電流需要小于芯片的額定最大電流值。其次，在電流增大過程中，場強不是單調(diào)增大的。通過對射頻芯片的發(fā)射接口進行的電流與阻抗關系的對比實驗可以得到電流與阻抗的關系。阻抗很小、電流很大時，其場強很小，隨著阻抗的增加，場強隨之增加，在阻抗為30Ω 左右時場強得到極大值。當阻抗進一步降低時，場強開始下降。這樣，可以據(jù)此將天線阻抗調(diào)整到30Ω左右，以期達到最大場強。

4.2波形

在發(fā)射波形項的認證測試中，Type B波形中的Type B Index 項較難滿足測試要求，主要原因在于測試受讀卡器天線與EMV PICC互偶的影響，在不同測試位置天線各個參數(shù)變化較大，造成測試到的結果也會差別較大，甚至偏移出測試要求范圍造成測試不能通過。在Type B Index項的實際測試中可以明顯觀察到EMV PICC在不同的測試位置對天線參數(shù)的影響造成Index值隨位置變化。下面對其原因進行分析。首先，需要從Type B Index的產(chǎn)生原理入手，當PCD 芯片發(fā)送typeB 信號時，電路為非100%調(diào)制狀態(tài)。當發(fā)送數(shù)據(jù)1時，電路狀態(tài)與發(fā)射連續(xù)載波狀態(tài)相同，芯片內(nèi)部的P功率管全部打開，當然可根據(jù)輸出功率需求，關閉部分P功率管，以降低輸出功率。當發(fā)送數(shù)據(jù)0時，通過關閉更多的P 功率管，使電路發(fā)送數(shù)據(jù)0的輸出功率小于發(fā)送數(shù)據(jù)1的輸出功率，從而實現(xiàn)輸出信號的非100%調(diào)制。

當空載天線空間內(nèi)放入EMV PICC 時，可以簡單等效于一個并聯(lián)電容加在天線上，這樣天線的諧振頻率點減小?；谝话愕奶炀€Smith圖對稱于零虛部軸的情況，如果13.56MHz 頻率點初始位置位于Smith圖的電感象限內(nèi)，那么加上EMV PICC以后13.56MHz 頻率點的阻抗會先加大，加大到最大值（即零虛部點）以后又會減小，直到EMV PICC與天線距離為零，阻抗減到最??；而如果13.56MHz頻率點初始位置位于Smith圖的電容象限內(nèi)，那么加上EMV PICC 以后13.56MHz頻率點的阻抗會減小，直到EMV PICC 與天線距離為零，阻抗減到最小。這樣，根據(jù)以上兩點的分析，可以得出這樣的結論：如果希望Type B Index變化率小，滿足EMV L1規(guī)范的要求，就需要Rant 的變化率小，也就是需要天線的13.56MHz頻率點初始位置位于Smi th圖的電容象限內(nèi)的合適的位置。如圖7所示的頻率點m1的位置是一個通過了測試、比較合適的例子。

5　總結

本文針對目前國內(nèi)全面推行EMV標準、各金融支付設備廠商急需對其產(chǎn)品進行升級過檢的情況，對金融PCD 通過EMV Level1 analog測試的難點進行理論分析，并結合實際的設計與調(diào)試，力求給出EMV Level1 analog test快速通過的可行且高效的解決方案。

［1］ EMVCo.EMV?Contac tless Specifications for Payment Systems Book DEMV Contactless Communication Protocol Specification Version 2.3［R］. 2013，2.

［2］ EMVCo.EMVCo? Type Approval Contact less Terminal Leve l1 PCD Ana logue Test Bench and Test Case Requirements Version 2.3.1a［R］. 2013，11.