羅毅 余云

摘 要：信號發(fā)生器是一種作為激勵源或者是信號源的電子的設(shè)備，它能夠產(chǎn)生各種的波形和頻率，其在教學(xué)實(shí)驗(yàn)、生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用，是最普遍使用的電子儀器之一。目前，市面上的信號發(fā)生器主要有：模擬信號發(fā)生器、數(shù)字信號發(fā)生器和DDS信號發(fā)生器。本文通過對不同信號發(fā)生器設(shè)計原理進(jìn)行分析和對比，提出作者的一些看法。

關(guān)鍵詞：信號；發(fā)生器設(shè)計；分析

對于電子類專業(yè)的學(xué)生，除了學(xué)習(xí)理論知識外，還必須將所學(xué)理論知識付諸實(shí)踐，在實(shí)踐操作的過程中應(yīng)用理論知識、提高動手能力，從而提高發(fā)現(xiàn)、解決問題的能力，所以，實(shí)驗(yàn)是必不可少的環(huán)節(jié)，而信號波形發(fā)生器是實(shí)驗(yàn)過程最普遍、最基本、也是應(yīng)用最廣泛的電子設(shè)備之一。目前能夠?qū)崿F(xiàn)信號發(fā)生器的技術(shù)，把其分為：模擬信號發(fā)生器、數(shù)字信號發(fā)生器和DDS信號發(fā)生器。在這幾種信號發(fā)生器中，DDS信號發(fā)生器優(yōu)點(diǎn)最突出，可塑性更強(qiáng)，代表著目前信號發(fā)生器設(shè)計技術(shù)的主流。直接數(shù)字頻率合成（DirectDigitalSynthesis，簡稱DDS）技術(shù)是一項(xiàng)比較新的頻率合成技術(shù)，它的產(chǎn)生，給信號發(fā)生器的設(shè)計帶來了新的方向。近年來，直接數(shù)字頻率合成（DirectDigitalFrequencySynthesis簡稱DDS或DDFS）隨著微電子技術(shù)的發(fā)展得到了飛速的發(fā)展，相比于其它頻率合成方法，它的優(yōu)越性非常明顯。

1、信號波形發(fā)生器的發(fā)展概況及現(xiàn)狀

信號波形信號發(fā)生器歷史非常的久遠(yuǎn)，它產(chǎn)生于上個世紀(jì)20年代，那會，電子設(shè)備剛剛誕生。隨后，雷達(dá)發(fā)展起來了，通信技術(shù)也在不斷地發(fā)展，到了40年代，標(biāo)準(zhǔn)信號發(fā)生器開始出現(xiàn)了，它的出現(xiàn)主要為了進(jìn)行各種接收機(jī)的測試，使信號發(fā)生器誕生之初主要是用來做定性分析的，隨著使用的要求不斷提升，慢慢發(fā)展成為了定量分析的測量儀器。還是在這個時期，脈沖信號發(fā)生器也出現(xiàn)了，這個主要是用于脈沖方面的測量的。上面說的這些信號波形發(fā)生器都是早期的一些產(chǎn)品，復(fù)雜的機(jī)械結(jié)構(gòu)，比較大的功率，比較簡單的電路，速度發(fā)展總體是比較慢的[2]。這種發(fā)展速度一直持續(xù)到1964年，第一臺用全晶體管做的信號波形發(fā)生器出現(xiàn)。

從60年代以候，信號波形發(fā)生器的發(fā)展速度就開始加快了，有個代表作產(chǎn)品，那就是函數(shù)信號發(fā)生器，但是模擬的電子方面的技術(shù)在這段時期是占主要的，組成的部分一般都是分立元件，或者是采用的模擬的集成方面的電路，電路結(jié)構(gòu)相比于60年代以前，要復(fù)雜了，產(chǎn)生的波形也多了些。70年又是一個轉(zhuǎn)折點(diǎn)，出現(xiàn)了微控制器，這個時候信號波形發(fā)生器的功能就開始強(qiáng)大起來了，波形的產(chǎn)生也能比較復(fù)雜了。對信號波形發(fā)生器而言，軟件成為了這個時期的主要特征，通過程序用微控制器進(jìn)行相應(yīng)的處理，就能方便、靈活的或者一些比較簡單的信號波形。這種方式也是有缺點(diǎn)的，那就是波形輸出的頻率不會很高，比較低，產(chǎn)生這個原因主要是微處理器的工作速度的問題，當(dāng)然，還是有一些方法來提高輸出頻率。

2、研究信號發(fā)生器的意義

信號波形發(fā)生器，顧名思義，就是用來產(chǎn)生各種波形的，比如說：三角波、正弦波、方波、鋸齒波等等。隨著科學(xué)技術(shù)的不斷發(fā)展，它的功能也在不斷地增強(qiáng)。作為一個電子工程師，信號波形發(fā)生器是必備的工具之一，除此之外，信號波形發(fā)生器的應(yīng)用幾乎滲透到教學(xué)、生產(chǎn)、醫(yī)學(xué)、科研、乃至日常生活等眾多領(lǐng)域，使用相當(dāng)普遍，是一種基礎(chǔ)儀器。

目前而言，大部分信號波形發(fā)生器都采用了微處理器設(shè)計，相比于傳統(tǒng)的純硬件設(shè)計方式，它的精度更高、可靠性更好，而且價格便宜、操作方便，更重要的是具有智能化，代表著智能化儀器的一個發(fā)展方向，具有一定的實(shí)用價值。

3、信號發(fā)生器設(shè)計方案的探討與比較

方案一：電阻陣列和模擬開關(guān)組合使用，實(shí)現(xiàn)階梯波。但是，模擬開關(guān)的導(dǎo)通電阻會形成干擾，為消除該干擾，需另加電位器微調(diào)，從而導(dǎo)致硬件體積過于龐大，精度也難以實(shí)現(xiàn)要求。同時在實(shí)現(xiàn)高精度的增益階躍的時候，選取精密電阻難度較大。

方案二：鎖相環(huán)（PLL）頻率合成。通過鎖相環(huán)鎖定高穩(wěn)定度的晶體振蕩頻率，改變環(huán)內(nèi)串接的可變分頻器N，得到N倍參考頻率的高穩(wěn)定輸出fo=1KHZ～10MHZ。這一工作頻率的鎖相環(huán)路fo=Nfr，fo經(jīng)可編程分頻器N后，送入鑒相器，以保持分辨率△fo=fr=100HZ=0.1KHZ，但由于可編程分頻器還不能工作到超低頻率和超高頻率，這就限制了合成器的輸出頻率。雖然合成器的輸出頻率通過加了前置固定分頻器得以提高，但是頻率分辨率卻降低了。普通鎖相環(huán)電路難以調(diào)節(jié)。另外此方案輸出信號的幅度控制是非線性的，步進(jìn)困難。因此該方案不可取。

方案三：由晶振產(chǎn)生穩(wěn)定的基準(zhǔn)頻率，經(jīng)過分頻后用作地址計數(shù)器的時鐘，計數(shù)器的輸出與EPROM的地址線相接，地址計數(shù)器中產(chǎn)生一個計數(shù)值，從EPROM中就會選出與之對應(yīng)單元的數(shù)據(jù)，送給D/A轉(zhuǎn)換器，經(jīng)轉(zhuǎn)換后由輸出部分輸出不同的波形，如正弦波、脈沖波等[7]。CPU主要用來控制和管理。

經(jīng)過相應(yīng)的理論分析與計算，我們得到：

（1）由于是采用計數(shù)器直接控制EPROM的方式來產(chǎn)生各種波形，可以提高輸出頻率。

（2）由于用晶振做基準(zhǔn)時鐘源，故輸出信號頻率穩(wěn)定。

（3）由于使用CPU（這里采用8089單片機(jī)）來控制分頻、控制波形的選擇、控制D/A轉(zhuǎn)換及輸出，波形的頻率、幅值能夠根據(jù)需要方便的產(chǎn)生，而且提高了顯示功能。

本方案的缺點(diǎn)是：用這種分頻的方法不能達(dá)到指標(biāo)所要求的信號在20Hz～20kHz范圍內(nèi)≤5Hz步進(jìn)可調(diào)這一指標(biāo)，分析如下：

令

式中 為輸出頻率， 為晶振的基準(zhǔn)頻率， 為基準(zhǔn)頻率經(jīng)分頻器分頻后的值，N為分頻器的分頻系數(shù)。令每個信號周期T所取的點(diǎn)數(shù)為50。

若步進(jìn)值為5Hz，用10MHz晶振，則有

式中 ， 為輸出信號的頻率，其差值為步進(jìn)值。

即，

可得：

則

由此可見，當(dāng)采用10MHz晶振時，輸出信號只能在20至100Hz范圍內(nèi)實(shí)現(xiàn)頻率步進(jìn)位為5Hz。

方案四：利用數(shù)字頻率合成技術(shù)（DDS），依托FPGA這個核心部件平臺，實(shí)現(xiàn)的信號波形穩(wěn)定性好、精度高、平滑。加上FPGA所具有的高速運(yùn)算能力，控制更方便，產(chǎn)生波形頻率更高，輸出信號頻率范圍大，同時步進(jìn)較小。由單片機(jī)AT89S52和4×4鍵盤電路來完成系統(tǒng)相位控制字和頻率控制字的輸入，把輸入信號送入FPGA；，同時相位與頻率由單片機(jī)控制LED顯示出來。由現(xiàn)場可編程門陣列（FPGA）查表輸出數(shù)字形式的波形數(shù)據(jù)，再經(jīng)高速數(shù)模轉(zhuǎn)換輸出波形，可以輸出幾乎無失真的穩(wěn)定波形。

4、結(jié)論

通過實(shí)踐證明：采用方案四最為可行，在FPGA平臺上實(shí)現(xiàn)DDS原理更為靈活、適用。從理論上講，我們完全可以按照我們的需求來設(shè)計FPGA的功能，因?yàn)橥ㄟ^改變FPGA的數(shù)據(jù)，就能實(shí)現(xiàn)我們想要的波形，系統(tǒng)方便又靈活。雖然FPGA在實(shí)現(xiàn)波形精度方面會有不足，但是問題不大，F(xiàn)PGA芯片能支持系統(tǒng)現(xiàn)場升級，完全能滿足我們教學(xué)上的使用要求。FPGA平臺實(shí)現(xiàn)DDS從而產(chǎn)生信號波形，成本投入并不大，相反，采用DDS專用芯片的成本會高的多。綜上分析，我們的這種設(shè)計性價比很高。信號；發(fā)生器設(shè)計；分析

參考文獻(xiàn)

[1] 謝自美.電子線路設(shè)計·實(shí)驗(yàn)·測試.武漢：華中科技大學(xué)出版社，2008，232-236.

[2] 林志琦，蔣惠萍.信號發(fā)生電路原理與應(yīng)用設(shè)計[M].北京：人民郵電出版社，2010，23-26.

[3] 郭慶.雙路相位差可調(diào)信號發(fā)生器的設(shè)計[J].北京：電子測量技術(shù)，2007，30（4）：191-193.

[4] 魏逸民.頻率合成與鎖相技術(shù)[M].合肥：中國科學(xué)技術(shù)大學(xué)出版社，1995：20-55.

[5] 肖運(yùn)虹，柯璇.基于MC145159的PLL頻率合成器設(shè)計與實(shí)現(xiàn)[J].太原：山西大學(xué)學(xué)報：自然科學(xué)版，2006，29（1）：36-39.