付晶晶，李 峰，武成鋒，何子君

(北京自動化控制設備研究所，北京100074)

基于FPGA實現(xiàn)的歸一化空時自適應抗干擾技術

付晶晶，李 峰，武成鋒，何子君

(北京自動化控制設備研究所，北京100074)

針對壓制干擾源提出一種基于FPGA實現(xiàn)的歸一化空時自適應抗干擾技術。通過主通道功率統(tǒng)計值調(diào)節(jié)步長因子，達到歸一化處理的目的，當x(n)較大時，可以解決梯度噪聲放大的問題，有效地提高了算法的抗干擾能力；不需要計算u(n)的平方歐氏范數(shù)，不包含除法運算，減少了計算量，易于FPGA工程實現(xiàn)；通過計算機仿真分析和外場試驗驗證了該技術有效地提高了算法收斂速度和干擾抑制能力。

歸一化；空時自適應；抗干擾

0 引言

隨著衛(wèi)星接收機的普遍應用，衛(wèi)星信號易受干擾的問題顯得越來越突出，抗干擾技術在彈載、機載、艦載等軍用領域衛(wèi)星接收機中逐漸得到廣泛應用，大大提高了復雜戰(zhàn)場環(huán)境中接收機對干擾的抑制能力[1-3]。目前衛(wèi)星導航抗干擾技術主要有：時域濾波技術、頻域濾波技術、空域濾波技術以及空時濾波技術等[4]。單純的空域濾波技術是建立在窄帶假設基礎上[5-8]，空時自適應抗干擾技術是一種寬帶技術[9]，在實際應用中，信號多徑是寬帶的，針對衛(wèi)星制導惡意干擾大多也是寬帶干擾，該技術在衛(wèi)星信號抗干擾方面的應用是進步性的[10]?？諘r自適應處理方法盡管能帶來好的抗干擾效果，但運算量增加顯著。目前主要有空時協(xié)方差矩陣求逆和自適應權值迭代兩種權值計算方法[11-12]?？諘r協(xié)方差矩陣求逆法最優(yōu)處理的運算量約為O[(MN)3]，隨著空時處理維數(shù)的增加，運算量成指數(shù)倍(立方)增長；自適應權值迭代法隨處理器維數(shù)的增大，自適應算法的收斂性能和干擾跟蹤能力降低，難以應付時變干擾場景。

鑒于上述問題，本文針對壓制干擾源提出一種歸一化空時自適應抗干擾技術。該技術通過主通道功率統(tǒng)計值自適應調(diào)節(jié)步長因子，進行歸一化處理，達到降低梯度噪聲、提高收斂速度的目的；且不需要計算u(n)的平方歐氏范數(shù)，不包含除法運算，易于工程實現(xiàn)。

1 歸一化空時自適應抗干擾技術

空時自適應抗干擾技術通過時間抽頭將一維的空域濾波推廣到時間與空間的二維域中，形成空時二維處理結(jié)構(gòu)[10]，如圖1所示。該結(jié)構(gòu)在不增加陣元的前提下，增加陣的自由度，從而增加可以處理的干擾數(shù)目；同時，空時自適應技術對多徑干擾、相干干擾有好的抑制效果，使自適應算法設計可以更加靈活、有效，增強抗干擾能力。

圖1 空時自適應處理結(jié)構(gòu)Fig.1 The structure of space-time adaptive processing

在空時自適應抗干擾技術標準形式中，n+1次迭代中應用于濾波器抽頭權向量的失調(diào)包含以下三項[12]：

1)步長參數(shù)μ，由設計者控制；

2)抽頭輸入向量x(n)，由信息源提供；

3)數(shù)據(jù)的估計誤差e(n)，為n次迭代計算的結(jié)果。

失調(diào)直接與抽頭輸入向量x(n)成正比，當x(n)較大時，梯度噪聲放大，干擾抑制效果嚴重受損。

由Nagumo和Noda提出的歸一化LMS抗干擾方法[13]，n+1次迭代時抽頭權向量的失調(diào)相對于n次迭代時抽頭輸入向量x(n)的平方歐氏范數(shù)進行歸一化，可以有效克服這一問題，減輕梯度噪聲放大，提高算法收斂速度。

歸一化LMS抗干擾方法權值迭代如下

其中：w(n)表示第n個時刻處理器權矢量；w(n+1)表示第n+1個時刻處理器權矢量；μ為自適應常數(shù)；x(n)表示第n個時刻各通道輸入向量；e*(n)表示數(shù)據(jù)估計誤差復數(shù)共軛，e(n)=d(n)-wH(n)x(n),d(n)為第n個時間步的期望響應。

歸一化LMS抗干擾方法盡管能帶來好的抗干擾效果，但計算x(n)的平方歐氏范數(shù)的運算量增加顯著，歸一化處理過程中包含除法運算，不利于工程實現(xiàn)，尤其是FPGA實現(xiàn)。

2 基于FPGA實現(xiàn)的歸一化空時自適應抗干擾技術

2.1 系統(tǒng)框圖

基于FPGA實現(xiàn)的歸一化空時自適應抗干擾技術，不需要計算x(n)的平方歐氏范數(shù)，不包含除法運算，通過主通道功率統(tǒng)計值調(diào)節(jié)步長因子，進行歸一化處理，達到降低梯度噪聲、提高收斂速度的目的。

基于FPGA實現(xiàn)的歸一化空時自適應抗干擾技術系統(tǒng)原理圖如圖2所示，處理器權采集接收機各個通道收到的中頻數(shù)據(jù)，支路1實時計算各通道輸入信號功率，為簡化運算或減少硬件資源占用率，可以只計算主通道或關鍵通道輸入信號功率；支路2進行延時打拍形成空時二維處理結(jié)構(gòu)X(n)，MN×1維向量W(n)為

W(n)=Wq-CaWa(n)

(1)

圖2 基于FPGA實現(xiàn)的歸一化空時干擾技術原理圖Fig.2 The scheme of normalized space-time adaptive anti-jamming based on FPGA

2.2 自適應步長因子調(diào)節(jié)

通過迭代法進行自適應步長因子調(diào)節(jié)，計算第n個時刻的步長因子μ(n)，μ(n)可表示為

μ(n)=a(n)·μ(1)

(2)

式中，μ(1)為第1個時刻的步長因子，預先給定；a(n)為自適應調(diào)節(jié)因子，采用式(3)選擇a(n)，使P′(n)近似等于期望功率P0：

(3)

式中，a(n)表示第n個時刻的自動調(diào)節(jié)因子，第1個時刻的自動調(diào)節(jié)因子a(1)預先給定；λ表示a(n)的調(diào)節(jié)步長，為預先給定的恒值；avg{·}表示對統(tǒng)計長度為sgn(a(n))的功率差的均值運算；P′(n)表示經(jīng)調(diào)節(jié)后的第n個時刻的通道輸入信號功率；P0為通道期望功率，依據(jù)系統(tǒng)硬件特性和使用環(huán)境預先給定；P(n)為第n個時刻的通道輸入信號功率。

2.3 自適應權向量計算

采用式(4)計算自適應權向量Wa(n)，Wa(n+1)表示第n+1個時刻的自適應權向量，Wa(n)表示第n個時刻的自適應權向量，第1個時刻的自適應權矢量Wa(1)預先給定

(4)

式中，Y(n)表示第n個時刻處理器輸出。

2.4 期望響應計算

將接收機各個通道延時打拍后的中頻數(shù)據(jù)X(n)與靜止權向量Wq進行乘加運算得到期望響應d(n)，d(n)，如式(5)所示。

(5)

2.5 處理器輸出計算

將接收機各個通道延時打拍后的中頻數(shù)據(jù)X(n)與處理器權矢量W(n)進行乘加運算得到處理器輸出Y(n)，如式(6)所示。

(6)

3 仿真驗證

仿真分析中，衛(wèi)星接收天線選用實際工程應用中廣泛使用的4陣元平面圓陣，陣元間距為衛(wèi)星信號中心頻率所對應的半波長，圖3給出了陣元位置結(jié)構(gòu)示意圖。其中，位于坐標原點的陣元為主陣元，其余陣元間隔120°。

圖3 陣元陣列示意圖Fig.3 The schematic diagram of antenna array

干擾信號從方位角75°、俯仰角65°入射，圖4(a)給出了歸一化空時自適應抗干擾處理器輸出Y(n)隨迭代步數(shù)的變化情況；圖4(b)給出了歸一化空時自適應抗干擾處理器輸出Y(n)穩(wěn)定后的干擾抑制方向圖。從圖4(a)中可以看出，歸一化空時自適應抗干擾處理器在很短的時間內(nèi)即可收斂，達到穩(wěn)定狀態(tài)；從圖4(b)中可以看出，方向圖零陷方向與干擾來向一致。

圖4 干擾抑制仿真Fig.4 Simulation of the anti-jamming

試驗驗證中，選用4陣元平面圓陣衛(wèi)星接收天線，施加20M帶寬BPSK調(diào)制類型的寬帶干擾，干擾到達衛(wèi)星接收天線口面的強度約為95dB(AD采樣幅值約±30000，即達到16位AD芯片臨界值)，對采用一般空時自適應抗干擾技術和采用歸一化空時自適應抗干擾技術進行對比測試，并分別對處理器輸出Y(n)進行ChipsCope抓圖，如圖5(a)、圖5(b)所示，兩種抗干擾方法都對干擾信號進行了有效抑制，處理器輸出Y(n)分別為-1500～1500、-400～400。圖5(a)與圖5(b)對比，可以看出采用歸一化空時自適應抗干擾技術處理器輸出信號(圖5(b))更平穩(wěn)、幅值更小，達到了降低梯度噪聲的目的，對于強干擾，噪聲抑制的效果更加明顯。

圖5 空時自適應處理器輸出ChipsCope抓圖Fig.5 The ChipsCope diagram of the space-time adaptive processor output

4 結(jié)論

本文提出一種基于FPGA實現(xiàn)的歸一化空時自適應抗干擾技術。通過主通道功率統(tǒng)計值調(diào)節(jié)步長因子，達到歸一化處理的目的，當x(n)較大時，可以解決梯度噪聲放大的問題，有效地提高了算法的抗干擾能力；不需要計算u(n)的平方歐氏范數(shù)，不包含除法運算，減少了計算量，易于FPGA工程實現(xiàn)；通過計算機仿真分析和外場試驗驗證了該技術有效地提高了算法收斂速度和干擾抑制能力。

[1]SvendsenAS，GuptaIJ.AdaptiveantennaforhandheldGPSreceivers[A].2010IEEE/IONPositionLocationandNavigationSymposium(PLANS)[C].IndianWells，CA，USA，2010:436-442.

[2]LiM，DempsterAG，BalaeiAT，etal.Switchablebeamsteering/nullsteeringalgorithmforCWinterferencemitigationinGPSC/Acodereceivers[J].IEEETransactionsonAerospaceandElectronicSystems，2011，47(3)：1564-1579.

[3]XiaoH，LamareRC.Reduced-rankspace-timeadaptiveinterferencesuppressionfornavigationsystemsbasedonQRdecompositionandapproximationsofbasisfunctions[J].InternationalJournalofCommunicationSystems，2012,25(25):616-635.

[4] 武成鋒，彭元，何子君，付晶晶.衛(wèi)星導航干擾與抗干擾技術綜述[J].導航定位與授時,2014，1(2):57-63.

[5]FanteRL，VaccaroJJ.WidebandcancellationofinterferenceinaGPSreceivearray[J].IEEETransactionsonAerospaceandElectronicSystems，2000，36(2)：549-564.

[6]MyrickWL，GoldsteinJS，ZoltwskiMD.Lowcomplexityanti-jamspace-timeprocessingforGPS[A].2001IEEEInternationalConferenceonAcoustics，Speech，andSignalProcessing[C]. 2001:2233-2236.

[7]SklarJR.Interferencemitigationapproachesfortheglobalpositioningsystem[J].LincolnLaboratoryJournal，2003，14(2)：167-180.

[8]WernerS，WithM，KoivunenV.Householdermultistagewienerfilterforspace-timenavigationreceivers[J].IEEETransactionsonAerospaceandElectronicSystems，2007，43(3)：975-988.

[9]SrinivasanR，RangaswamyM.FastestimationoffalsealarmprobabilitiesofSTAPdetectorstheAMF[C].ProceedingsoftheIEEEInternationalRadarConference,Arlington，VA，May9-12，2005.

[10] 郭藝.GPS接收機空時抗干擾理論與實現(xiàn)關鍵技術研究[D].長沙：國防科技大學，2007.

[11]RodrigoCDeLamare，RaimundoSampaio-Neto.Reduced-rankspace-timeadaptiveinterferencesuppressionwithjointiterativeleastsquaresalgorithmsforspread-spectrumsystems[J].IEEETransactionsonVehicularTechnology,2010,59(3):1217-1228.

[12] 王永良，丁前軍，李榮鋒.自適應陣列處理[M].北京:清華大學出版社，2009:73-80.

[13] 西蒙·赫金.自適應濾波器原理(第四版)[M].北京：電子工業(yè)出版社，2010：251-267.

A Realization of Normalized Space-time Adaptive Anti-jamming Based on FPGA

FU Jing-jing，LI Feng，WU Cheng-feng，HE Zi-jun

(Beijing Institute of Automatic Control Equipment，Beijing 100074，China)

This paper represented a normalization STAP(Space-Time Adaptive Processing)Anti-jam technology base on FPGA realization.Using frequency statistical information of major channel adjusts step-factor.Realizing normalization process has two advantages.First，When the value ofx(n)islarge，theproblemofgradientnoiseamplificationwillbesolved，andtheperformanceofanti-jamwillbeimprovedeffectively.Second，thesquareEuler-normofu(n)willnotbecalculated，soitisofsimplecalculationandeasyrealizationonFPGA.Thoughthesimulationanalysisbycomputerandtheresultofrealtesting，thenormalizationprocessimprovethespeedofarithmeticconvergenceandtheperformanceofanti-jameventually.

Normalization；STAP；Anti-jamming

2015-12-14；

2016-01-28。

付晶晶(1982-)，女，碩士，主要從事衛(wèi)星導航抗干擾算法與實現(xiàn)研究。

TP

A

2095-8110(2016)02-0048-05