賈曉菲，陳文豪，丁 兵，何 亮

（1. 安康學(xué)院 電子與信息工程學(xué)院，陜西 安康 725000；2. 中國(guó)西南電子技術(shù)研究所，四川 成都 610063；3. 西安電子科技大學(xué) 先進(jìn)材料與納米科技學(xué)院，陜西 西安 710071）

納米MOSFET器件電流噪聲測(cè)試方法研究

賈曉菲1，陳文豪2，丁 兵1，何 亮3

（1. 安康學(xué)院 電子與信息工程學(xué)院，陜西 安康 725000；2. 中國(guó)西南電子技術(shù)研究所，四川 成都 610063；3. 西安電子科技大學(xué) 先進(jìn)材料與納米科技學(xué)院，陜西 西安 710071）

針對(duì)常規(guī)納米尺度電子元器件的噪聲特性，研究其噪聲的基本測(cè)試條件，并建立測(cè)試系統(tǒng)。在屏蔽條件下采用低溫裝置和超低噪聲前置放大器，能有效抑制外界干擾。應(yīng)用該系統(tǒng)對(duì)實(shí)際納米 MOSFET器件進(jìn)行噪聲測(cè)試得到其電流噪聲，在測(cè)試基礎(chǔ)上通過(guò)計(jì)算分別得到熱噪聲和散粒噪聲，同時(shí)分析器件工作在亞閾區(qū)和反型區(qū)下的電流噪聲隨源漏電壓和電流的變化關(guān)系。結(jié)果表明測(cè)試結(jié)果與理論分析吻合，驗(yàn)證了測(cè)試系統(tǒng)的準(zhǔn)確性。

納米MOSFET；噪聲測(cè)試；低溫裝置；電流噪聲；散粒噪聲；熱噪聲

近些年來(lái)，隨著介觀物理與納米電子學(xué)的發(fā)展，對(duì)電子元器件噪聲及測(cè)試技術(shù)研究已成熟。眾所周知，噪聲可表征納米尺度電子元器件內(nèi)部載流子的傳輸特性[1-2]。隨著器件尺寸的不斷縮小，對(duì)于納米尺度的MOSFET器件，其載流子的輸運(yùn)已由傳統(tǒng)的漂移-擴(kuò)散輸運(yùn)逐漸轉(zhuǎn)為準(zhǔn)彈道或者彈道輸運(yùn)，其電流噪聲包含散粒噪聲和熱噪聲[3-7]。文獻(xiàn)[3]給出 20 nm的MOSFET電流噪聲隨源漏電流和電壓的變化關(guān)系，其電流噪聲特性介于熱噪聲和散粒噪聲之間，故 20 nm的 MOSFET電流噪聲為散粒噪聲和熱噪聲。文獻(xiàn)[5]通過(guò)模擬表明，60 nm的MOSFET電流噪聲為受抑制的散粒噪聲和熱噪聲。目前電流噪聲已經(jīng)嚴(yán)重影響器件的基本性能，使其構(gòu)成的電路不能正常工作。因此必須研究電子元器件中電流噪聲的產(chǎn)生機(jī)理及其特性，進(jìn)而抑制器件噪聲，這不僅可實(shí)現(xiàn)器件的低噪聲化[8-9]，也對(duì)電子元器件的工作效率、壽命、可靠性等起到積極作用。

目前國(guó)內(nèi)外的噪聲測(cè)試技術(shù)研究快速發(fā)展，已取得熱噪聲和散粒噪聲的測(cè)試技術(shù)，但對(duì)電流噪聲的測(cè)試還沒(méi)涉及到。另外，普遍存在干擾噪聲大、測(cè)試儀器價(jià)格貴等問(wèn)題，難以普及應(yīng)用。對(duì)納米電子元器件噪聲的測(cè)試技術(shù)主要為超導(dǎo)量子干涉器件和約瑟夫森結(jié)的噪聲測(cè)試技術(shù)[10-11]，但兩者的超高靈敏特性和工作原理對(duì)測(cè)試技術(shù)條件要求很高，因此很難廣泛應(yīng)用。同時(shí)，這類敏感元件耦合距離短，要與被測(cè)器件制作在同一芯片上，因此不能開(kāi)放式應(yīng)用。傳統(tǒng)的器件（如短溝道MOS、雪崩二極管等）的電流噪聲[4,12-13]難與超導(dǎo)量子干涉器件和約瑟夫森結(jié)進(jìn)行有效集成。文獻(xiàn)[14]提出了短溝道MOSFET噪聲測(cè)試方法，但沒(méi)有考慮熱噪聲。熱噪聲與溫度有關(guān)[15]，雖然整個(gè)測(cè)試裝置在低溫下進(jìn)行，但熱噪聲仍然存在，不能忽略。

本文建立了納米 MOSFET電流噪聲的測(cè)試系統(tǒng)，提出了低溫裝置、屏蔽裝置、低噪聲偏置電路和低噪聲放大器的測(cè)試系統(tǒng)，能有效降低背景噪聲，很好抑制了外界電磁干擾及低頻1/f噪聲等的干擾，使測(cè)試結(jié)果更加準(zhǔn)確。本系統(tǒng)不僅可以測(cè)試納米尺度 MOSFET器件的電流噪聲，也可分別得到其散粒噪聲和熱噪聲。

1 實(shí)驗(yàn)

1.1 測(cè)試系統(tǒng)設(shè)計(jì)

噪聲測(cè)試系統(tǒng)必須滿足以下要求：

（1）低噪電源：為器件提供直流電壓，必須具備極低的背景噪聲，采用低自放電、低噪聲電池組實(shí)現(xiàn)。

（2）偏置網(wǎng)絡(luò)：對(duì)測(cè)試器件工作點(diǎn)進(jìn)行調(diào)節(jié)，使其工作在特點(diǎn)狀態(tài)。偏置網(wǎng)絡(luò)采用元件也必須是低噪聲器件，如電阻必須采用金屬線繞電阻器，在偏置網(wǎng)絡(luò)中不能引入有源等噪聲大的器件。

（3）屏蔽箱：對(duì)外部電磁干擾進(jìn)行屏蔽。

（4）低溫系統(tǒng)：納米MOSFET電流噪聲中的散粒噪聲測(cè)試受溫度影響，因此必須采用低溫（取77K）裝置來(lái)抑制器件、偏置網(wǎng)絡(luò)等熱噪聲，最大限度將熱噪聲對(duì)測(cè)試結(jié)果的影響降到最低。

（5）電流放大器：對(duì)微弱的散粒噪聲電流進(jìn)行放大，選用低噪聲高帶寬電流放大器。

（6）第二級(jí)放大器：由于一級(jí)放大倍數(shù)往往不能滿足信號(hào)采集要求，因此需要進(jìn)行第二級(jí)放大，使噪聲信號(hào)進(jìn)一步放大以便采集。

（7）數(shù)據(jù)采集分析系統(tǒng)：完成電流噪聲信號(hào)的采集，并進(jìn)行相應(yīng)的屏蔽變換、消除干擾頻率等數(shù)據(jù)的處理和最終結(jié)果的分析。

根據(jù)噪聲測(cè)試系統(tǒng)結(jié)構(gòu)要求，設(shè)計(jì)如圖 1所示的納米MOSFET電流噪聲測(cè)試流程框圖。

1.2 測(cè)試方案

實(shí)驗(yàn)選用90 nm MOSFET器件，其閾值電壓為0.7 V。分別在低溫條件下測(cè)試器件的噪聲功率譜SI。設(shè)置使器件工作在亞閾值區(qū)，即柵極電壓（VGS）為0.25 V，測(cè)試源漏電流（IDS）變化時(shí)，器件的噪聲功率譜值。再設(shè)置柵極電壓為1.2 V，器件工作在線性區(qū)，測(cè)試源漏電流變化時(shí)，器件的噪聲功率譜值。具體步驟如圖2。

圖1 電流噪聲測(cè)試框圖Fig.1 Current noise test system

圖2 電流噪聲測(cè)試流程圖Fig.2 Current noise test flow chart

經(jīng)該噪聲系統(tǒng)測(cè)試可得到納米MOSFET的電流噪聲。另外，由奈奎斯特?zé)嵩肼暪接?jì)算。

式中：G為被測(cè)樣品的電導(dǎo)；KB為玻爾茲曼常數(shù)；測(cè)試中溫度為77 K，由此公式計(jì)算可以求出熱噪聲[17]。再由該實(shí)驗(yàn)系統(tǒng)測(cè)出的電流噪聲減去熱噪聲就為散粒噪聲。

2 結(jié)果與分析

圖 3為器件工作在亞閾區(qū)時(shí)，噪聲隨源漏電流的變化關(guān)系（VGS為0.25 V），從圖中可以看出，漏源電流小于0.6 mA時(shí)，與噪聲功率譜呈現(xiàn)線性關(guān)系。隨著源漏電流的增大，噪聲值明顯下降，這是因?yàn)槁┰措妷旱脑龃髮?dǎo)致溝道內(nèi)電場(chǎng)增強(qiáng)、勢(shì)壘高度減小，噪聲中的散粒噪聲被費(fèi)米和庫(kù)侖作用抑制[15-19]；同時(shí)，因?yàn)闇y(cè)試系統(tǒng)本身要滿足低溫條件，熱噪聲也受抑制，故電流噪聲值減小。

圖3 VGS= 0.25 V時(shí)噪聲隨源漏電流的測(cè)試結(jié)果Fig.3 The variation of noise with source-drain current（VGSis 0.25 V）

圖 4為器件工作在反型區(qū)時(shí)，噪聲隨源漏電流的變化關(guān)系（VGS為1.2 V）。漏源電流（約小于0.4 mA）比較小時(shí)，器件工作在線性區(qū)，噪聲功率譜與源漏電流呈線性關(guān)系。但是隨著漏源電流的增大，器件進(jìn)入飽和區(qū)，此時(shí)源區(qū)勢(shì)壘高度降低、溝道內(nèi)擴(kuò)散電流減小，導(dǎo)致由擴(kuò)散電流引起的散粒噪聲受費(fèi)米和庫(kù)侖抑制，故電流噪聲減小。同時(shí)，漏端區(qū)溝道處在夾斷點(diǎn)的位置，載流子通過(guò)夾斷點(diǎn)的耗盡區(qū)為彈道輸運(yùn)，費(fèi)米和庫(kù)侖作用減弱，又導(dǎo)致散粒噪聲增大，故電流噪聲又隨漏源電流的增大而增大。但隨著漏源電流的持續(xù)增大，夾斷區(qū)長(zhǎng)度不斷增加，載流子散射增強(qiáng)，散粒噪聲再次被抑制，電流噪聲隨之減小[15-19]。

圖4 VGS= 1.2 V時(shí)噪聲隨源漏電流的測(cè)試結(jié)果Fig.4 The variation of noise with source-drain current（VGSis 1.2 V）

圖 5為漏源電壓與電流噪聲功率譜之間的關(guān)系（VGS為0.25 V）。器件處在亞閾值工作區(qū)，當(dāng)源漏電壓較小時(shí)，電流噪聲增加趨勢(shì)不明顯。這是因?yàn)榇藭r(shí)載流子輸運(yùn)接近于擴(kuò)散輸運(yùn)，電流噪聲以熱噪聲為主，而測(cè)試在低溫條件下，熱噪聲變化不明顯，故電流噪聲值也不明顯。隨著源漏電壓的持續(xù)增加，溝道內(nèi)電場(chǎng)增強(qiáng)，勢(shì)壘高度減小，散粒噪聲被費(fèi)米和庫(kù)侖作用抑制，電流噪聲減小[15-19]。

圖 6為器件工作在反型區(qū)時(shí)，噪聲隨源漏電壓的變化關(guān)系。在柵極電壓為1.2 V的反型區(qū)，當(dāng)源漏電壓增大到一定值時(shí)，為受費(fèi)米和庫(kù)侖抑制的散粒噪聲。這是因?yàn)闁艠O電壓的增大，導(dǎo)致源極結(jié)正向壓降增大、耗盡區(qū)寬度變小。同時(shí)，勢(shì)壘的高度也隨柵極電壓增大而降低。在強(qiáng)反型區(qū)，源區(qū)結(jié)勢(shì)逐漸消失，費(fèi)米和庫(kù)侖作用減弱，散粒噪聲抑制減小，電流噪聲也隨之減小[15-19]。

圖5 VGS=0.25 V時(shí)噪聲隨源漏電壓變化的測(cè)試結(jié)果Fig.5 The variation of noise with source-drain voltage（VGSis 0.25 V）

圖6 VGS=1.2 V時(shí)噪聲隨源漏電壓變化的測(cè)試結(jié)果Fig.6 The variation of noise with source-drain voltage（VGSis 1.2 V）

3 結(jié)論

建立了納米MOSFET的噪聲測(cè)試技術(shù)。在低溫條件、屏蔽環(huán)境下，將被測(cè)元器件置于裝置內(nèi)，有效抑制了外界電磁干擾、低頻1/f噪聲以及測(cè)試系統(tǒng)背景噪聲等的干擾。應(yīng)用本系統(tǒng)對(duì)納米尺度的MOSFET器件進(jìn)行噪聲測(cè)試，并分析該器件的噪聲特性。結(jié)果表明，器件工作在亞閾區(qū)的噪聲隨源漏電壓呈線性變化；在反型區(qū)，噪聲受到費(fèi)米和庫(kù)侖抑制，噪聲隨源漏電壓的增大而減小。該系統(tǒng)適合傳統(tǒng)納米尺度的電子元器件噪聲測(cè)試。

參考文獻(xiàn)：

[1] GIORGIO M, GIUSEPPE I. Channel noise modeling of nano MOSFETs in a partially ballistic transport regime [J]. J Comput Electron, 2006, 5(2): 91-95.

[2] GIUSI G, IANNACCONE G, CRUPI F. A microscopically accurate model of partially ballistic nano MOSFETs in saturation based on channel back scattering [J]. IEEE Trans Electron Devices, 2011, 58(3): 691-697.

[3] JEON J, LEE J, KIM J, et al. The first observation of shot noise characteristics in 10 nm scale MOSFETs [C]// The Proceedings of 2009 Symposium on VLSI Technology. New York: IEEE, 2009: 48-49.

[4] ANDERSSON S, SVENSSON C. Direct experimental verification of shot noise in short channel MOS transistors [J]. Electron Lett, 2005, 41(15): 869-871.

[5] NAVID R, JUNGEMANN C, LEE T, et al. High-frequency noise in nanoscale metal oxide semiconductor field effect transistors [J]. J Appl Phys, 2007, 101: 124501-124508.

[6] BETTI A, FIORI G, IANNACCONE G. Statistical theory of shot noise in quasi-1D field effect transistors in the presence of electron-electron interaction [J]. Phys Rev B, 2010, 81(3): 1718-1728.

[7] CHEN X S, TSAI M K, CHEN C H. Extraction of gate resistance in sub-100 nm MOSFETs with statistical verification [J]. IEEE Trans Electron Devices, 2014, 61(9): 3111-3117.

[8] WANG H, ZENG R, LI X P. On the importance of gate shot noise in deep submicron RF NMOSFETs induced by gate oxide breakdown [J]. Solid-State Integrated Circuits Technol, 2004(1): 167-170.

[9] OBRECHT M S, ABOU-ALLAM E, MANKU T. Diffusion current and its effect on noise in submicron MOSFETs [J]. IEEE Trans Electron Devices, 2002, 49(3): 524-526.

[10] JEHL X, PAYET-BURIN P, BARADUC C, et al. Superconducting quantum interference device based resistance bridge for shot noise measurement on low impedance samples [J]. Rev Sci Instrum, 1999, 70(6): 2711-2714.

[11] ONAC E, BALESTRO F, TRAUZETTEL B, et al. Shot-noise detection in a carbon nanotube quantum dot [J]. Phys Rev Lett, 2006, 96(2): 026803.

[12] STEINBACH A H, MARTINIS J M, DEVORET M H. Observation of hot-electron shot noise in a metallic resistor [J]. Phys Rev Lett, 1996, 76(20): 3806-3809.

[13] GOMILA G, PENNETTA C, REGGIANI L, et al. Shot noise in linear macroscopic resistors [J]. Phys Rev Lett, 2004, 92(22): 226601.

[14] 鄭磊. 電子元器件散粒噪聲特性及測(cè)試方法研究 [D]. 西安: 西安電子科技大學(xué), 2009: 34-56.

[15] 莊奕琪, 孫青. 半導(dǎo)體器件中的噪聲及其低噪聲化技術(shù) [M]. 北京:電子工業(yè)出版社, 1993: 24-38.

[16] NAVEH Y, AVERIN D, LIKHAREV K. Effect of screening on shot noise in diffusive mesoscopic conductors [J]. Phys Rev Lett, 1998, 79(18): 3482-3485.

[17] NAVEH Y, AVERIN D, LIKHAREV K. Shot noise in diffusive conductors: a quantitative analysis of electron-phonon interaction effects [J]. Phys Rev B, 1998, 58(23): 15371-15374.

[18] 賈曉菲, 何亮. 實(shí)際納米 MOSFET電流噪聲及其相關(guān)特性分析 [J].中國(guó)科學(xué), 2014, 44(6): 667-664.

[19] RAHMAN A, LUNDSTROM M. A compact scattering model for the nanoscale double-gate MOSFET [J]. IEEE Trans Electron Devices, 2002, 49(3): 481-489.

（編輯：曾革）

Current noise measurement methods in nano-MOSFET

JIA Xiaofei1, CHEN Wenhao2, DING Bing1, HE Liang3

(1. Department of Electronic and Information Engineering, Ankang University, Ankang 725000, Shanxi Province, China; 2. Southwest China Institute of Electronic Technology, Chengdu 610063, China; 3. Advanced Materials and Nano Technology School, Xidian University, Xi’an 710071, China)

Noise performance of regular nano-scale electronic components was studied to analyze the basic noise testing conditions and establish the noise testing system. Taking low temperature and ultra-low noise preamplifier under shielding conditions can effectively suppress external interference. This system was used to test current noise in the actual nano-MOSFET devices, on the basis of which thermal noise and shot noise were respectively calculated and current noise was analyzed with variation of the source-drain voltage and current in the sub-threshold region and inversion region. The results show that the test results accord with theoretical analysis and accuracy of the measurement system is verified.

nano-MOSFET; noise measurement; low temperature device; current noise; shot noise; thermal noise

10.14106/j.cnki.1001-2028.2016.12.010

TN407

A

1001-2028（2016）12-0045-04

2016-10-10

賈曉菲

國(guó)家自然科學(xué)基金重點(diǎn)項(xiàng)目（No. 61076101）；陜西省教育廳科學(xué)研究計(jì)劃項(xiàng)目（No. 16JK1016）

賈曉菲（1984-），女，陜西渭南人，講師，主要從事電子元器件噪聲研究，E-mail: jiaxiaofei-ab@163.com 。

時(shí)間：2016-11-29 11:30:55

http://www.cnki.net/kcms/detail/51.1241.TN.20161129.1130.010.html