西安科技大學高新學院 閆文莉
混合集成電路測試硬件電路測試板的設計研究
西安科技大學高新學院閆文莉
在當前的社會當中,隨著科技的不斷進步,在混合集成電路領域中,取得了極大的進展。在集成電路產(chǎn)業(yè)鏈當中,混合集成電路測試是一項十分重要的工作,對于電路設計指標滿足要求來說,有著關鍵性的保障作用。在IC產(chǎn)業(yè)當中,混合集成電路測試技術更是具有支撐性的作用,而在IC驗證測試當中,混合集成電路自動測試設備非常重要,其中,硬件電路測試板更是一個重要的元件。因此,本文對混合集成電路測試硬件電路測試板的設計進行了研究。
混合集成電路;測試硬件;電路測試板;設計
隨著科技的發(fā)展,在集成電路領域中,其制造工藝不斷提升,新品集成度也大大增強,在一個單片IC晶體管當中,就能夠達到數(shù)億甚至數(shù)十億的集成數(shù)量。在這樣的情況下,傳統(tǒng)的測試方法已經(jīng)難以滿足實際應用的需求。及程度越高、完成功能越多的芯片,就需要進行更高精度、更多參數(shù)的測試,測試復雜度自然有所提升。而在我國當前的眾多測試儀器當中,測試功能普遍不夠全面,只能單獨進行數(shù)字量或模擬量的測試。所以,有必要對混合集成電路測試硬件電路測試板進行有效的設計。
在混合集成電路當中,包含了數(shù)字成分、模擬成分等,所以混合集成電路測試屬于一個新的領域。在混合集成電路的輸入輸出當中,可能是模擬信號,也可能是數(shù)字信號。所以,除了數(shù)字集成電路功能測試模塊以外,還必須具備很多其它的模塊[1]。其中,模擬捕獲模塊也叫做波形數(shù)字化模塊,在待測器件中,如果輸出模擬信號的結果,利用模擬捕獲模塊對測試返回結果進行捕獲,從而對靜態(tài)參數(shù)值進行計算。頻譜分析模塊基于返回屆時結果,對頻率成分進行分離,利用頻率成分,對待測器件動態(tài)參數(shù)進行計算。任意信號發(fā)生模塊在模擬輸入待測器件中,能夠?qū)χ贫▍?shù)模擬信號進行提供。在混合集成電路測試當中,在待測器件數(shù)字輸入端口,利用引腳電子對時序信息數(shù)字信號進行提供,并捕獲待測器件數(shù)字輸出結果。
基于半導體工藝技術,可以將TTL工藝電路、CMOS工藝電路設計在同一個芯片上。因而對于一個晶圓片中,對數(shù)字電路、模擬電路同時實現(xiàn)的問題進行有效的解決。因而產(chǎn)生了混合信號集成電路,在設計應用中能夠發(fā)揮出良好的作用。而為了滿足其實際應用性能,應當對電路進行必要的測試。在當前的混合集成電路中,包含了SOC電路、內(nèi)嵌微處理器、調(diào)制解調(diào)器、ADC/DAC、模擬比較器等。其主要的電路特征是同時包含了模擬信號電路、數(shù)字信號電路,并且兩種信號之間,存在著函數(shù)關系。在混合電路輸入輸出周期之間,也具有密切的聯(lián)系,并且其參數(shù)特點也不同于單一的模擬電路、數(shù)字電路[2]。例如,在ADC、DAC當中,同時包含了數(shù)字電路、模擬電路的部分,都是在嚴格的時間周期之內(nèi),完成相應的轉(zhuǎn)換,而單獨的模擬電路、數(shù)字電路等則并不相同。
隨著SOC技術的發(fā)展,在單片可編程邏輯門陣列當中,除了對可編程邏輯單元進行集成以外,還包括了IP模塊、寄存器、時鐘管理模塊、DSP等部分。其中的可編程邏輯單元數(shù)量很多,因而在設計系統(tǒng)當中,能夠?qū)﹄娐愤M行有效的簡化,在內(nèi)編程當中,能夠完成大量數(shù)字電路,具有可靠、穩(wěn)定的性能。由于對DSP進行了集成,因而其數(shù)據(jù)處理能力也得到了相應的提升。所以,在測試板系統(tǒng)的設計當中,可以對可編程邏輯門陣列進行應用。在混合集成電路的測試過程中,首先是芯片的設計到出廠測試在晶圓片、成品的測試中,在器件封裝、工藝制造之后,測試其參數(shù)、功能是否滿足要求。在芯片性能測試中,需要先后進行O/S測試、靜態(tài)參數(shù)測試、動態(tài)參數(shù)測試等[3]。
在測試板的應用當中,首先需要對完成控制機的控制,例如對上位機設置測試向量、測試參數(shù)等進行下載。在測試結束之后,對捕捉存儲器當中的測試結果進行讀取。其中,測試板能夠自動運行后續(xù)的過程,基于FPGA的控制,自動進行測試工作,在捕捉存儲器中存儲捕捉到的結果、控制捕捉測試結果、給被測器件施加格式化編碼、對測試矢量進行讀取等。在選擇控制芯片的過程當中,應當在滿足實際應用需求的基礎上,對低功耗、低成本等進行充分的考慮,充分的比較同類產(chǎn)品,最終做出相應的選擇。在設計當中,可以分開控制模擬部分、數(shù)字部分[4]。
采用不同的控制芯片,分別對捕獲存儲器和矢量存儲器的讀寫控制,數(shù)字激勵的產(chǎn)生、數(shù)字捕獲模塊的控制,以及模擬捕獲模塊的控制、精密測試單元等進行控制?;谙鄳拈_發(fā)平臺,工程師能夠?qū)Ω鞣N操作進行編程,根據(jù)軟件提供的價格、性能、資源等信息,對器件進行選擇,根據(jù)自己的需求,對具有較高性價比的產(chǎn)品進行選擇。在輸入設計當中,可以對狂徒輸入、硬件描述語言、以及其它語言設計的文件進行導入。利用功能方針功能,可以對設計功能正確性進行驗證;利用時序仿真,可以對實際工作狀態(tài)進行模擬,從而發(fā)現(xiàn)系統(tǒng)中可能存在的問題,及時的進行解決處理。
在混合集成電路硬件測試板平臺的設計中,測試板應當為每板32個測試通道,因而利用四個板,能夠滿足128個測試通道的要求。測試通道應具有8V的輸出驅(qū)動電壓和7V的比較輸出驅(qū)動電壓。捕捉存儲器應具有1M×64bits的深度,圖形則應具有1M×96bits的深度。在精密測量單元中,具有每板4個通道,并且能夠擴展為16個[5]。在模塊設計中,包含了精密測量單元、任意信號發(fā)生器、數(shù)字信號產(chǎn)生、模擬捕獲模塊、數(shù)字捕捉模塊等。在測試板電路設計中,融入了箱梁存儲器、捕捉存儲器、現(xiàn)場可編程門陣列、精密測量單元、模擬捕獲模塊、測試通道模塊、程控電源模塊等。在數(shù)字信號產(chǎn)生模塊中,應當滿足每板32個數(shù)字信號產(chǎn)生通道,最高應達到10MHz的輸出頻率。在數(shù)字信號產(chǎn)生電路設計中,在向量存儲器當中對向量進行讀取,格式化編碼之后,對有效數(shù)字驅(qū)動信號進行生成和輸出。
在數(shù)字捕獲模塊當中,包含了捕獲存儲器、FPGA邏輯電路、窗口比較器等電路。在測試板捕捉存儲器中,具有1M的存儲深度,每板擁有測試通道為32個,可以作為輸入捕獲口、激勵口等進行應用。程控電源的設計中,應當達到8V的輸出驅(qū)動參考電壓,7V的窗口比較器電壓,對32輸入可調(diào)電壓輸出進行提供。在程控電源的電路設計中,首先選擇相應的數(shù)模轉(zhuǎn)換器件,然后設計程控電源電路[6]。在精密測量單元的設計當中,應當確保每板4個精密電源輸出數(shù)量,并能夠擴展為16個通道。提供的電壓應當達到±10V的范圍。可供選擇的電流應當包括5mA、2mA、200uA、20uA、5uA等不同標準。在模擬捕獲模塊的設計中,應當達到20VP-P的模擬捕捉輸入電壓,1M×64bits的捕捉存儲器深度,100MSPS的模擬捕獲電路采樣率,10MHz的輸入電壓寬帶,以及32個模擬捕獲通道和16bits的分辨率。
在當前的電子電路領域當中,隨著技術的不斷發(fā)展進步,混合集成電路正在得到越來越廣泛的應用,在各個領域當中,都發(fā)揮了不可替代的關鍵作用。而隨著混合集成電路復雜度的不斷提高,為了更好的確?;旌霞呻娐返男阅芎唾|(zhì)量,應當對混合集成電路測試硬件電路測試板進行妥善的設計,基于對混合集成電路測試概念和基本原理的理解和認識,在混合集成電路測試控制邏輯、硬件測試板平臺等方面,進行妥善的設計。通過對混合集成電路各方面性能的準確測試,確?;旌霞呻娐纺軌虻玫礁玫陌l(fā)展和應用。
[1]李軒冕,劉倩,胡勇.混合集成電路測試系統(tǒng)校準裝置架構設計[J].計算機與數(shù)字工程,2015(1):10-13+35.
[2]孫宇,唐銳,王小強.大規(guī)模集成電路測試程序質(zhì)量控制方法研究[J].電子產(chǎn)品可靠性與環(huán)境試驗,2015(4):55-59.
[3]唐俊剛,袁建虎,安立周,韓濤.基于在線測試的工程裝備電路檢測系統(tǒng)硬件設計[J].機械,2015(9):68-73.
[4]黃世震,陳麗紅.一種基于RS485的SoC產(chǎn)品測試平臺的設計[J].電子器件,2012(3):309-312.