?

硬件仿真加速器進(jìn)入數(shù)據(jù)中心級(jí)時(shí)代

本刊記者薛士然

目前，有以下3種仿真方式可以選擇：軟件仿真、FPGA仿真和硬件仿真。隨著SoC/ASIC設(shè)計(jì)尺寸的不斷增大，結(jié)構(gòu)越來越復(fù)雜，硬件仿真的優(yōu)勢(shì)越來越明顯。在項(xiàng)目規(guī)劃時(shí)間不斷緊縮的情況下，公司對(duì)于硬件仿真加速容量的要求也越來越高，每兩年就會(huì)翻一番，主要是由于驗(yàn)證復(fù)雜性增加，對(duì)質(zhì)量、軟硬件集成和功耗要求也更高。

近日，Cadence Design System(現(xiàn)已正式更名為“楷登電子”)，推出了業(yè)內(nèi)第一個(gè)數(shù)據(jù)中心級(jí)硬件仿真加速器Palladium Z1(以下簡稱Z1)，Cadence全球副總裁兼系統(tǒng)與驗(yàn)證事業(yè)部經(jīng)理Daryn Lau稱“這是一個(gè)遠(yuǎn)遠(yuǎn)超越客戶需求的產(chǎn)品，無論哪種產(chǎn)品驗(yàn)證都離不開它”。

Z1與上一代產(chǎn)品Palladium XP II相比，仿真處理能力提高了5倍，容量密度提升了8倍，最多能同時(shí)處理2 304個(gè)并行作業(yè)，16個(gè)機(jī)架一起工作時(shí)容量可擴(kuò)展到92億門，而Palladium XP II的這兩個(gè)數(shù)據(jù)分別為512和23億，Z1的占地面積卻只有Palladium XP II的92%。從初級(jí)的架構(gòu)分析，到模塊、芯片和系統(tǒng)集成，再到軟件開發(fā)和系統(tǒng)驗(yàn)證，Z1平臺(tái)可以用于多種設(shè)計(jì)和驗(yàn)證階段。

Palladium Z1為什么可以加速產(chǎn)品上市？

一個(gè)驗(yàn)證工具的工作效率與其構(gòu)建、分配、運(yùn)行和調(diào)試階段的工作息息相關(guān)。

在構(gòu)建階段，硬件仿真器運(yùn)行之前，需要對(duì)數(shù)百萬門的設(shè)計(jì)進(jìn)行編譯，這個(gè)工作的用時(shí)可能是數(shù)天，而如果使用VXE軟件，在Z1平臺(tái)上一個(gè)工作站就可以達(dá)到140 MG/Hz的編譯速度，這樣在一天內(nèi)就能夠?qū)崿F(xiàn)多個(gè)設(shè)計(jì)的轉(zhuǎn)變。

在仿真資源分配階段，往往會(huì)出現(xiàn)多個(gè)用戶都想進(jìn)入系統(tǒng)來完成各自驗(yàn)證工作的情況，如果能夠?qū)θ蝿?wù)進(jìn)行動(dòng)態(tài)分配，或者對(duì)正在進(jìn)行的任務(wù)重新分配，就可以最大程度地提高利用效率，Z1就配備了再構(gòu)造、再分配以及外設(shè)重定位再分配能力，能夠?qū)崿F(xiàn)系統(tǒng)資源的高效管理。此外，因?yàn)橛邢冗M(jìn)的4MG任務(wù)尺寸粒度，Z1還能同時(shí)運(yùn)行從IP模塊到子系統(tǒng)、再到系統(tǒng)級(jí)設(shè)計(jì)的多個(gè)任務(wù)。

在運(yùn)行階段，Z1會(huì)根據(jù)優(yōu)先級(jí)運(yùn)行驗(yàn)證模擬工作，支持多種使用模式，可以確保驗(yàn)證過程能夠涵蓋硬件、軟件集成相關(guān)的所有要素，此外，Z1能夠?qū)崿F(xiàn)主要接口協(xié)議的全面覆蓋，在運(yùn)行時(shí)性能高達(dá)4 MHz，確?？焖龠\(yùn)行設(shè)計(jì)，鑒別設(shè)計(jì)中存在的潛在問題。

Z1可以支持運(yùn)行時(shí)調(diào)試和離線調(diào)試，在啟動(dòng)運(yùn)行時(shí)調(diào)試時(shí)，平臺(tái)運(yùn)行性能不會(huì)出現(xiàn)顯著下降。另外，離線調(diào)試能夠捕捉運(yùn)行記錄，并將捕捉到的數(shù)據(jù)在線下進(jìn)行調(diào)試，這樣就為其他任務(wù)釋放了寶貴的仿真資源。更為關(guān)鍵的是，離線模式還能夠擁有在線調(diào)試的大部分功能設(shè)置。

在仿真的每一個(gè)階段，Z1都能夠高效地對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，Daryn說“在芯片投片之前，Z1已經(jīng)能夠?qū)Ⅱ?yàn)證做得非常徹底，這樣就大大降低了重新流片的風(fēng)險(xiǎn)?！?/p>

軟件才是硬件仿真平臺(tái)的最大挑戰(zhàn)

在被問及如此超前需求產(chǎn)品的研發(fā)周期時(shí)，Cadence公司硬件系統(tǒng)驗(yàn)證部門產(chǎn)品營銷總監(jiān)Michael Young這樣解釋：上一代產(chǎn)品Palladium XP II是在2013年9月份發(fā)布的，Z1與它僅僅隔了兩年多一點(diǎn)的時(shí)間，這是因?yàn)镃adence在2001年的時(shí)候就已經(jīng)發(fā)布了Palladium系列的第一款產(chǎn)品，憑借十幾年開發(fā)經(jīng)驗(yàn)的積累才使得Z1如此快速地上市。他還特別強(qiáng)調(diào)：相對(duì)于硬件開發(fā)來說，軟件才是Z1開發(fā)中遇到的最大挑戰(zhàn)。

Z1的計(jì)算引擎由高級(jí)自定義處理器網(wǎng)格組成，該處理器網(wǎng)格使Z1的處理性能非常強(qiáng)大。Emulation Development Kit(EDK)是Cadence開發(fā)的一種預(yù)先設(shè)計(jì)配置好的，在機(jī)架外的高性能、高精度、可遠(yuǎn)程訪問的系統(tǒng)級(jí)驗(yàn)證解決方案，Z1和EDK通過網(wǎng)絡(luò)進(jìn)行連接，全球各地的硬件工程師、軟件工程師、固件工程師和系統(tǒng)工程師就可以通過EDK與Z1相連，共同進(jìn)行設(shè)計(jì)的仿真驗(yàn)證，從而充分利用計(jì)算資源、縮短開發(fā)周期。當(dāng)然Z1和EDK也可以單獨(dú)使用，由客戶靈活選擇。

除此之外，給客戶帶來更好使用體驗(yàn)的是其VXE軟件，它集成了仿真、仿真加速及單一環(huán)境仿真功能，可以實(shí)現(xiàn)快速初啟，具備杰出的調(diào)試和熱交換能力，可以在單一工作站實(shí)現(xiàn)快速、全自動(dòng)且可以預(yù)測(cè)的設(shè)計(jì)編譯。

移動(dòng)時(shí)代對(duì)芯片功耗提出了非常苛刻的要求，為此Z1也提供了系統(tǒng)級(jí)的功耗驗(yàn)證，通過集成式的Cadence SimVision波形查看器和日志文件信息，可以驗(yàn)證功率意圖；Cadence Genus功率估算引擎，能夠識(shí)別仿真通常捕捉不到的真實(shí)峰值，進(jìn)行軟件、硬件設(shè)計(jì)的全系統(tǒng)功率分析。

Michael還表示，Z1在軟件、接口和使用方法上與已有產(chǎn)品兼容，已有客戶升級(jí)到Z1，完全不會(huì)感到生疏。