中國電子科技集團公司第四十一研究所 李 智 劉明軍 鄒芳寧

?

基于專用芯片的電路模塊嵌入式測試信息獲取技術

中國電子科技集團公司第四十一研究所 李 智 劉明軍 鄒芳寧

【摘要】本文提出一種基于專用芯片的數(shù)字、模擬和射頻微波電路嵌入式測試信息獲取方法，作為裝備故障預測與健康管理（PHM）最為基礎的數(shù)據(jù)采集的一種手段，解決裝備中測試性設計不足或各種BIT電路消耗資源較多、連接復雜、信息獲取困難等難題。文中介紹了數(shù)字、模擬、射頻微波電路嵌入式測試專用芯片的設計思路及利用其進行嵌入式測試硬件與軟件設計方法，最后對嵌入式測試設計進行了驗證。

【關鍵詞】嵌入式測試；PHM；BIT；信息獲?。贿吔鐠呙?；測試性設計

1 引言

裝備故障預測與健康管理（PHM）是以裝備的傳感器、BIT電路以及其它測試性設計為基礎，對裝備的健康狀況進行綜合評估，并生成故障報告或預警以及維修提示等。

在20世紀60年代，由于航空電子設備的日趨復雜化以及航空航天領域極端復雜的環(huán)境和使用條件，導致維修工作量迅速增加。為了減少故障隔離時間，改善設備的維修性，美軍開始研究機內(nèi)測試（BIT）技術。70年代，檢測和故障診斷困難嚴重制約了裝備的發(fā)展，軍機維修重點逐漸轉(zhuǎn)向故障檢測和隔離代替以往的拆卸和更換，提出了航天器綜合健康管理的概念來監(jiān)視系統(tǒng)狀態(tài)。之后，隨著維修技術和故障監(jiān)測的迅速發(fā)展，先后開發(fā)應用了一系列的飛機狀態(tài)監(jiān)測、綜合診斷預測、狀態(tài)評估系統(tǒng)等，這些技術最終帶來了PHM的誕生。上世紀末，隨著美軍F-35聯(lián)合攻擊機（JSF）項目的啟動，正式把故障預測和維修全面解決方案命名為PHM系統(tǒng)。

一般來說，PHM系統(tǒng)主要由六部分構成：數(shù)據(jù)采集、數(shù)據(jù)處理、狀態(tài)監(jiān)測、健康評估、預測評價、提出建議。其中數(shù)據(jù)采集就是利用傳感器對被測試裝備進行信號采集，獲取其狀態(tài)信息，送到上位機進行分析處理，是PHM系統(tǒng)的基礎與前提。

國內(nèi)，在早先的武器裝備研制過程中從來沒有考慮過PHM，它帶來的后果已經(jīng)并將在今后幾十年的使用過程中逐步體現(xiàn)。目前已經(jīng)有少數(shù)項目在軍方的推動下開始在測試性設計和測試、診斷體系建設上進行了一些探索，但還遠遠不夠。

至于作為PHM系統(tǒng)基礎的數(shù)據(jù)采集，目前國內(nèi)主要采用BIT方法和自動測試設備（ATE）。BIT技術是指系統(tǒng)各組成單元依靠內(nèi)部專設的傳感器等自檢電路和軟件，來完成自身參數(shù)的檢測和故障自診斷，然后執(zhí)行故障隔離的一種綜合能力。BIT設計應充分利用設備自身的固有資源，特別是計算機功能，在盡量少增加或不增加機內(nèi)測試電路和裝置（一般BIT硬、軟件的額外增加量不應超過系統(tǒng)自身電路元器件的10%，以保證系統(tǒng)的可靠性）的前提下，完成測試任務。

本文介紹的數(shù)字、模擬、射頻微波電路三種嵌入式測試芯片是在PHM系統(tǒng)中可用于數(shù)據(jù)采集的先進傳感器，具有可靠性高、尺寸小、連接簡單等優(yōu)點，為裝備狀態(tài)信息獲取、故障診斷、故障隔離和故障預測提供有力技術支撐。

2 嵌入式測試專用芯片設計思路

2.1 數(shù)字電路嵌入式測試芯片設計思路

現(xiàn)今大部分數(shù)字電路板都包含有FPGA、PLD、DSP、CPU等大規(guī)模IC，這些IC都具有邊界掃描（JTAG）接口，因此用JTAG測試方法是對這些數(shù)字電路板進行測試與診斷的最佳手段。數(shù)字電路嵌入式測試芯片的設計就是基于IEEE1149.1邊界掃描標準協(xié)議的，其實現(xiàn)如圖1所示。

從圖1中可以看出，芯片內(nèi)部電路按照功能主要分為嵌入式CPU、1149.1邊界掃描主控器單元、模擬電路控制與處理單元、協(xié)議轉(zhuǎn)換單元、維護與測試接口（MTP）單元。

數(shù)字電路嵌入式測試芯片使用方法是將芯片置入待測電路板中，將芯片的各種接口和電路做正確的連接，然后和嵌入式測試軟件配合，對數(shù)字電路進行嵌入式測試；也可以和模擬電路嵌入式測試芯片配合使用，對模擬電路進行嵌入式測試。待測數(shù)字電路的可測性設計必須要引入邊界掃描結(jié)構，盡可能多的選擇符合IEEE1149.1標準的器件，各器件的邊界掃描信號要根據(jù)標準要求進行連接。

嵌入式CPU可通過協(xié)議轉(zhuǎn)換單元接收背板總線傳來的上位機命令和數(shù)據(jù)，根據(jù)信息決定是運行相應BIT還是進行程序和數(shù)據(jù)的加載或者是進行其它的指令動作。1149.1控制器在CPU控制下和存儲器中預先存儲的測試向量配合，對數(shù)字功能電路進行邊界掃描測試。測試結(jié)果信息經(jīng)過邊界掃描鏈路回到測試芯片中后，可以存儲到存儲器中留待以后訪問或者經(jīng)過協(xié)議轉(zhuǎn)換后通過背板總線傳送到上位機。

數(shù)字電路嵌入式測試芯片目前用FPGA來實現(xiàn)。FPGA設計有CPU硬核，具有靈活的配置方式、高速運算能力、高性能IO等優(yōu)點。CPU可以接收上位機命令和數(shù)據(jù)信息，然后根據(jù)不同的信息決定是進行何種操作。FPGA內(nèi)部除了以上各主要組成外，還定義了一些寄存器，如狀態(tài)寄存器、指令寄存器、數(shù)據(jù)寄存器、地址寄存器等，對CPU指令進行譯碼、寄存或者是對外部大容量存儲器的數(shù)據(jù)進行緩存等。FPGA的外圍電路主要有用來存儲操作系統(tǒng)、加載FPGA程序、數(shù)據(jù)庫、應用軟件、故障記錄的大容量存儲器，以及電源和時鐘等，可以和數(shù)字功能電路復用。

2.2 模擬電路嵌入式測試芯片設計思路

典型的模擬電路板測試電路通常由信號檢測通道、信號調(diào)理電路、多路選擇開關、采樣/保持電路、A/D轉(zhuǎn)換電路以及處理器接口和控制邏輯等構成，電路節(jié)點狀態(tài)信息獲取的方式功能過于單一，分離元器件較多，不能滿足大量模擬電路測試信息獲取的需求。本文介紹一種體積小、多通道、高密度、多功能的32通道模擬電路嵌入式測試芯片，將數(shù)字化儀、數(shù)字多用表、限值檢測器、定時器/計數(shù)器四種測量儀表和直流電壓源功能封裝到一個電路芯片內(nèi)部，其實現(xiàn)如圖2所示。

圖2 模擬電路嵌入式測試芯片實現(xiàn)框圖

從圖2中可以看出，芯片內(nèi)部主要由八個功能單元組成，分別為模擬探測節(jié)點輸入單元、多路選擇開關、信號調(diào)理、測量儀表（4種）、源儀表（1種）、觸發(fā)子系統(tǒng)、控制接口和電源輸入組成。

模擬電路嵌入式測試芯片使用方法是將芯片置入待測電路板中，將芯片的模擬探測節(jié)點輸入單元和待測模擬節(jié)點相連，將控制接口和外部控制邏輯相連，然后和嵌入式測試軟件配合，對模擬電路進行嵌入式測試。

待測模擬信號首先通過模擬探測節(jié)點輸入單元輸入測試芯片，進入多路選擇開關單元，然后進入信號調(diào)理單元。信號調(diào)理單元電路是為了保證后續(xù)A/D轉(zhuǎn)換或電壓比較的精度而在模擬輸入信號進入A/D轉(zhuǎn)換器或比較器之前首先進行的必要處理。

經(jīng)信號調(diào)理單元調(diào)理后的模擬信號，進入測量儀表單元，該單元具備四種模擬信號采集儀表功能，分別實現(xiàn)對多通道模擬信號進行頻率、電壓比較、波形、幅度等參數(shù)的測試。

源儀表單元可以產(chǎn)生一路直流電壓激勵源輸出信號。

觸發(fā)單元通過控制接口單元與外部控制邏輯連接，控制各功能儀表的觸發(fā)事件信號的產(chǎn)生、傳輸，并接收外界傳來的觸發(fā)信號給各功能儀表，以控制各功能儀表的工作；另外各測量功能儀表采集的數(shù)據(jù)通過觸發(fā)單元進入到控制接口單元。

控制接口單元主要實現(xiàn)串行總線、控制總線和電壓源的輸入輸出，其中串行總線包括A/D轉(zhuǎn)換器和比較器的串行數(shù)據(jù)輸出線，直接與外部控制邏輯連接，同時控制總線控制A/D轉(zhuǎn)換器和比較器以及電子開關、多路選擇開關等器件的正常工作；數(shù)控電壓源接口輸出一路直流電壓激勵信號。

2.3 射頻微波電路嵌入式測試芯片設計思路

對射頻微波電路進行嵌入式測試設計應遵循兩個原則，首先嵌入式測試電路的可靠性要高于被測電路的可靠性，在進行嵌入式測試電路設計時，需要用盡可能少的元器件和簡單成熟的電路來實現(xiàn)嵌入式功能,以保障自身高可靠性，；其次嵌入式測試電路自身的故障不能影響射頻微波電路的正常工作，因此功能電路與嵌入式測試電路的接口部分應盡量避免使用開關等控制方式，而使用耦合器等電路形式。以微波電路為例，射頻微波電路嵌入式測試芯片在模塊內(nèi)部測試性設計結(jié)構如圖3所示。

圖3 射頻微波電路嵌入式測試芯片測試性設計示意圖

從圖3中可以看出，微波電路模塊主要由微波偏置背板單元和微波部件單元構成，微波偏置背板單元主要實現(xiàn)電源變換穩(wěn)壓、信號傳輸、狀態(tài)信息采集處理與BIT控制等功能；微波部件單元主要實現(xiàn)放大、衰減、混頻、分頻、濾波等多個或一個特定功能。

微波電路模塊嵌入式測試設計的主要思路是在微波部件需要信息獲取與監(jiān)測的位置預埋作為監(jiān)測傳感器的嵌入式測試芯片電路，主要監(jiān)測微波電路的功率、頻率及調(diào)制波形等參數(shù)指標。微波信號通過嵌入式測試芯片進行降頻預處理，并轉(zhuǎn)換成易測試的低頻模擬信號傳輸?shù)轿⒉ㄆ帽嘲鍐卧?/p>

微波偏置背板單元設計有模擬電路嵌入式測試芯片和嵌入式測試控制芯片，兩種芯片將對轉(zhuǎn)換后的模擬信號進行后續(xù)處理，如數(shù)據(jù)上傳、故障指示、存儲等；微波偏置背板單元中的電源及直流工作點信號也可以通過這兩款芯片來進行狀態(tài)監(jiān)測及數(shù)據(jù)采集處理；嵌入式測試控制芯片主要實現(xiàn)微波電路模塊的測試控制。

目前射頻微波電路嵌入式測試芯片設計有三種型號，分別是：頻率測試芯片，能夠?qū)ι漕l信號的頻率進行檢測，其原理是將頻率范圍為DC-20GHz的待測信號通過一個可變分頻器將射頻信號頻率變頻到小于10MHz的信號，然后利用頻率計得到該信號的頻率，再通過運算可得到待測信號頻率；功率檢測芯片，工作頻率范圍為1MHz-4GHz，具有4通道射頻功率信號轉(zhuǎn)換成數(shù)字電壓信號的數(shù)據(jù)采集與在線監(jiān)測功能，原理是射頻信號通過對數(shù)檢波器檢波，輸出檢波電壓經(jīng)A/D轉(zhuǎn)換器采樣、輸出，達到功率檢測的功能；功率及調(diào)制波形檢測芯片，能夠?qū)︻l率范圍在0.1GHz-20GHz內(nèi)的射頻信號的功率及調(diào)制波形進行監(jiān)測，原理是將射頻信號經(jīng)過檢波放大，通過端口輸出射頻信號對應的檢波信號，然后對輸出信號進行處理運算得到射頻信號的功率及波形。

3 基于嵌入式測試專用芯片的測試性設計

3.1 硬件設計

基于數(shù)字、模擬、射頻微波嵌入式測試芯片的測試性設計就是通過在數(shù)字、模擬、射頻微波電路模塊內(nèi)增加幾種類型的嵌入式測試芯片，測試芯片和嵌入式測試軟件配合，能對電路進行測試和信息收集?；谇度胧綔y試芯片的模塊級測試性設計如圖4所示。通過圖4不但可看出幾種芯片的內(nèi)部構成，而且還可以看出其與功能電路的典型連接方式以及各芯片之間的連接關系。

圖4左上角為數(shù)字電路嵌入式測試芯片，右上角為由符合IEEE 1149.1標準的JTAG器件組成的數(shù)字功能電路，目前幾乎所有FPGA、DSP、PLD等大規(guī)模集成電路都帶邊界掃描接口。數(shù)字電路嵌入式測試芯片通過1149.1主控器單元定義的JTAG接口直接與功能電路連接。功能電路中各器件TAP控制信號按照IEEE 1149.1標準中規(guī)定的，TRST*、TMS和TCK信號并聯(lián)，前一器件的TDO信號和后一器件的TDI信號依次串聯(lián)成鏈，最后一個器件的TDO信號返回數(shù)字測試芯片的1149.1主控器。不具有邊界掃描功能的數(shù)字器件根據(jù)其在電路中的連接和結(jié)構，可以進行相關的RAM測試和簇測試等。

圖4中間部分為模擬電路嵌入式測試芯片和模擬功能電路，電路中的模擬節(jié)點信號通過信號預處理和信號檢測通道直接與模擬電路嵌入式測試芯片連接，用于電壓、頻率、波形參數(shù)測試，并通過芯片內(nèi)控制接口以串行數(shù)據(jù)形式輸出到數(shù)字電路嵌入式測試芯片或者其它控制邏輯芯片。

圖4最下面部分為射頻微波電路嵌入式測試芯片及微波部件單元，在微波部件需要信息獲取的位置預置微波嵌入式測試芯片，將微波信號轉(zhuǎn)換成易檢測的低頻模擬信號并輸出，經(jīng)過信號預處理后輸入模擬電路嵌入式測試芯片進行檢測，通過信號檢測通道及多路選擇開關進入模擬嵌入式測試芯片，將低頻模擬信號轉(zhuǎn)換成數(shù)字信號，再進入數(shù)字電路嵌入式測試芯片或者其它控制邏輯芯片中，最終上傳到上位機中，為射頻微波電路的狀態(tài)監(jiān)測顯示和故障定位等提供數(shù)據(jù)基礎。

圖4 基于嵌入式測試芯片的測試性設計示意圖

3.2 軟件設計

嵌入式測試信息獲取軟件平臺按照分層結(jié)構采用模塊化設計，自上而下由BIT接口層、BIT應用程序?qū)?、BIT驅(qū)動程序?qū)印⑶度胧讲僮飨到y(tǒng)層與硬件平臺層共五個層次組成，分層結(jié)構示意圖如圖5所示。

硬件平臺采用Motorola公司的PowerPC作為核心處理器。外圍設備主要有存儲器等，用于存放用戶程序、Linux內(nèi)核、啟動代碼等，此外還有功能總線接口、RS232串口以及JTAG接口等。

圖5 嵌入式測試軟件分層結(jié)構示意圖

嵌入式操作系統(tǒng)介于硬件和應用程序之間，完成對硬件的控制和操作，管理實時應用程序并負責任務調(diào)度。嵌入式操作系統(tǒng)層包括定制的Linux操作系統(tǒng)內(nèi)核、引導加載程序Bootloader以及文件系統(tǒng)。

驅(qū)動程序包括面向測試的測試資源驅(qū)動程序和定制的外設驅(qū)動程序。由于在Linux中所有的設備驅(qū)動可以被靜態(tài)連接和動態(tài)加載，為提高CPU的利用效率，外設驅(qū)動程序采用靜態(tài)連接，測試資源驅(qū)動程序根據(jù)執(zhí)行狀態(tài)進行動態(tài)加載。

應用程序?qū)影˙IT程序集和系統(tǒng)管理軟件、升級維護軟件、內(nèi)部自檢軟件、信息處理軟件與信息查詢軟件等。BIT程序集包括周期嵌入式測試程序、上電嵌入式測試程序、啟動嵌入式測試程序。

BIT接口層主要是操作總控軟件，負責與上位機進行通信，接受來自人機交互的消息命令并進行實時解析處理，按照工作流程啟動各個應用程序。

4 基于嵌入式測試專用芯片的測試驗證

本文將中國電子科技集團公司研制的矢量網(wǎng)絡分析儀中數(shù)字信號處理模塊與倍頻穩(wěn)幅放大模塊作為驗證對象對基于專用芯片的電路嵌入式測試信息獲取技術進行了驗證，所選驗證模塊復雜程度高、技術難度大，通過在驗證模塊上設計嵌入式測試芯片，結(jié)合軟件平臺及開發(fā)的測試診斷程序，比較全面地驗證了模塊測試信息獲取、傳輸、融合、診斷以及結(jié)果顯示等難題。驗證平臺如圖6所示。

圖6 嵌入式測試驗證平臺

驗證平臺中某一驗證測試界面如圖7所示。

通過試驗驗證結(jié)果分析，在矢量網(wǎng)絡分析儀數(shù)字信號處理模塊與倍頻穩(wěn)幅放大模塊中進行的嵌入式測試效果很好，通過測試界面能夠清楚得了解到各個測試節(jié)點的實時運行狀態(tài)，故障發(fā)生時可實現(xiàn)實時報警，顯示數(shù)據(jù)與現(xiàn)場實測的數(shù)據(jù)完全一致。此外，通過軟件平臺還可以對測試結(jié)果進行數(shù)據(jù)瀏覽、數(shù)據(jù)查詢、趨勢圖分析等，從而進一步分析測試信息，幫助得到診斷結(jié)果，如圖8所示，證明通過對電路模塊進行嵌入式測試芯片設計實現(xiàn)嵌入式測試信息獲取是完全可行的。

圖7 嵌入式測試驗證平臺測試界面

圖8 測試信息查詢界面

5 小結(jié)

本文介紹的嵌入式測試專用芯片具有重量輕、體積小、功耗低等特點，不但能大幅度提高系統(tǒng)嵌入式測試電路本身的穩(wěn)定性，而且大大減小武器裝備功能模塊上BIT電路所占用空間，能為裝備狀態(tài)信息獲取、故障預測、故障診斷和故障隔離提供有力的技術支撐。

參考文獻

[1]曾聲奎,Michael G.Pecht,吳際.故障預測與健康管理(PHM)技術的現(xiàn)狀與發(fā)展[J].航空學報,2005,26(5):626-632.

[2]曾天翔.電子設備測試性及診斷技術[M].北京:航空工業(yè)出版社,1996,12.

[3]王瑞朝,王遠達,盧永吉,盧超.測試技術與軍機維修體制變革[J].兵工自動化,2009,28(2).

[4]GJB2547-95.裝備測試性大綱.中華人民共和國國家軍用標準.1995,10.

[5]IEEE Std 1149.1-2001,"IEEE Standard Test Access Port and Boundary-Scan Architecture",June 2001.