石志剛
(北京確安科技股份有限公司,北京100094)
測試平臺數(shù)據(jù)比對及相關(guān)問題分析
石志剛
(北京確安科技股份有限公司,北京100094)
在芯片產(chǎn)業(yè)鏈中,芯片測試環(huán)節(jié)是不可或缺的,是對芯片產(chǎn)品質(zhì)量檢驗(yàn)的重要手段之一。為了滿足測試產(chǎn)能的需要,受各種因素影響,往往需要在不同測試平臺進(jìn)行產(chǎn)能擴(kuò)展的活動,開發(fā)對應(yīng)的測試程序。在芯片測試程序開發(fā)完成之后,需要對測試平臺移植進(jìn)行風(fēng)險評估,也就是工程批實(shí)驗(yàn),根據(jù)實(shí)驗(yàn)結(jié)果判斷是否可以進(jìn)行后續(xù)量產(chǎn)。通過對一款芯片在T2000和J750兩種測試平臺的測試數(shù)據(jù)進(jìn)行分析,深入了解測試平臺移植過程中,如何對開發(fā)結(jié)果進(jìn)行評價,并在對測試數(shù)據(jù)進(jìn)行詳細(xì)比對和差異化問題分析過程中,從不同角度闡述測試數(shù)據(jù)的一致性和重復(fù)性問題。
J750測試機(jī);T2000測試機(jī);比對;一致性;重復(fù)性;差異
隨著電子技術(shù)的不斷革新,涉及的范圍也在不斷擴(kuò)大。在芯片測試行業(yè)[1],同一款芯片測試在不同機(jī)臺上面開發(fā)時有發(fā)生,往往在產(chǎn)能調(diào)配,或者產(chǎn)能激增的情況下發(fā)生,那么多種平臺的測試結(jié)果比對就顯得尤為重要。
泰瑞達(dá)J750[2]測試機(jī)是集成電路測試設(shè)備歷史上最常用的機(jī)臺之一,如圖1所示,也是作者本人用得最多的測試平臺。平臺采用WINDOWS操作系統(tǒng),人機(jī)界面友好、簡單,基于板卡的硬件架構(gòu),維護(hù)性好,配上MSO,基本能滿足SoC的測試需求,有著較高的測試性價比,同時為二十世紀(jì)復(fù)雜芯片的測試提出了全新的INTEGRATEST技術(shù)。
愛德萬T2000[3]測試機(jī)是一臺開放式架構(gòu)測試系統(tǒng),也是當(dāng)今相對最高端的測試系統(tǒng)。2000的測試模塊豐富,數(shù)字測試部分可達(dá)到800MDM、對高速接口測試要求配置了6.5GDM測試模塊。模擬測試部分的模塊可以支持到24bit的高精度測試、以及滿足最大400Msps模擬信號的頻率發(fā)生。RFIC測試方面,支持12GRF測試頻率的端口有32個,四組獨(dú)立的VSG/VSA配合內(nèi)嵌FFT引擎,可以滿足更高速的測試計算,提供更高效的同測支持,從而進(jìn)一步實(shí)現(xiàn)了RFIC測試的低成本化。擁有豐富多樣、功能強(qiáng)大的測試模塊,用戶可以根據(jù)測試需求來組合不同測試模塊,將T2000配置成能滿足MPU、音視頻IC、RFIC等不同芯片測試的低成本測試解決方案。
大部分功能測試都是通過測試向量的方式進(jìn)行的測試,在不同測試平臺有不同的格式,但本質(zhì)是一樣的。測試向量是對芯片所設(shè)計的一系列邏輯功能的輸入輸出狀態(tài)的描述,包含了輸入激勵和預(yù)期存儲響應(yīng)真值表,通過輸出是否達(dá)到預(yù)期判斷芯片功能是否正常[4]。在兩個測試平臺上對同一款芯片的同一枚晶圓進(jìn)行Sort1&Sort2測試(Sort1表示進(jìn)行第一次測試,Sort2表示進(jìn)行第二次測試,兩次測試的程序是獨(dú)立的),根據(jù)所得到的數(shù)據(jù),進(jìn)行測試時間、測試良率、BIN值統(tǒng)計和map圖分布比較。
采用兩種方案進(jìn)行,第一種是J750平臺的8 SITE并行測試方案,SORT1測試時間為102分鐘,SORT2測試時間為148分鐘,總共250分鐘;第二種是T2000平臺的64 SITE并行測試方案,SORT1測試時間為15分鐘,SORT2測試時間為38分鐘,總共53分鐘.良率對比和測試時間對比如圖1所示,從對比數(shù)據(jù)中可以看到,T2000平臺的64SITE方案的測試效率為J750平臺8SITE方案的4.717倍,加上幾乎不存在因誤宰引起的補(bǔ)測成本,T2000方案已經(jīng)達(dá)到立項的初衷,并大大超過。
圖1 T2000 VS J750良率對比、測試時間對比
失效BIN值對比:從對比結(jié)果可以看出,T2000在sort1遠(yuǎn)場測試EEPROM時將所有失效管芯提前攔截;在sort2測試時,同樣在EEPROM測試項上相差接近1%,同樣將EEPROM測試項的所有失效管芯提前攔截,與sort1結(jié)果基本吻合。另外,sort2的IV51測試項相差2%,存在異常,如圖2和圖3所示。
圖2 J750 VST2000比對統(tǒng)計_Sort1
圖3 J750 VST2000比對統(tǒng)計_Sort2
每個測試機(jī)的測試原理是相同的,但結(jié)構(gòu)上是有區(qū)別的,在編制測試程序時,實(shí)現(xiàn)的方法不盡相同,在開發(fā)測試程序時就需要充分發(fā)揮測試機(jī)的硬件特點(diǎn),以達(dá)到提高測試程序運(yùn)行速度的目的。測試程序應(yīng)當(dāng)盡量結(jié)構(gòu)簡單,復(fù)雜的測試程序可能導(dǎo)致測試機(jī)的軟硬件沖突,反而增加測試時間[5]。
為了確定平臺移植的可靠性,使用該款芯片在T2000平臺對同一枚晶圓進(jìn)行Sort1和Sort2測試各兩遍,考察測試的重復(fù)性和一致性。
良率對比和測試時間對比:SORT1的成品率誤差為零,不存在誤宰;而SORT2的成品率誤差為1.3%,存在誤宰,與T2000 VS J750測試平臺臺間比對實(shí)驗(yàn)存在相似性,如圖4所示。
圖4 T2000良率對比、測試時間對比
失效BIN值對比:從對比結(jié)果可以看出,T2000內(nèi)部比對中sort1在失效bin值方面吻合度很高,而sort2重復(fù)性測試中的主要差別在IV51上,相差達(dá)1%,如圖5和圖6所示。
圖5 T2000比對統(tǒng)計_Sort1
圖6 T2000比對統(tǒng)計_Sort2
在J750平臺和T2000平臺比對、以及T2000內(nèi)部比對時均出現(xiàn)IV51結(jié)果差異較大問題,為了找出問題原因做了如下實(shí)驗(yàn):
實(shí)驗(yàn)1:在J750和T2000測試平臺上對芯片VPA管腳施加相同測試條件(OPEN),取同一片wafer相同位置管芯的IV51_L1測量值,其結(jié)果如圖7所示,該64個管芯的取值趨勢相同,但T2000整體取值比J750大1.8mA左右。
圖7 實(shí)驗(yàn)1分析圖
實(shí)驗(yàn)2:在T2000測試平臺上對芯片VPA管腳施加不同測試條件(OPEN,force 5V,force 3.3V等),取與實(shí)驗(yàn)1相同位置管芯的IV51_L1測量值,其結(jié)果如圖8所示,該64個管芯的取值趨勢相同,但三個不同條件下平均值依次為4.83mA,2.80mA,1.32mA。
圖8 實(shí)驗(yàn)2分析圖
實(shí)驗(yàn)3:根據(jù)實(shí)驗(yàn)2結(jié)果,在T2000程序中給VPA管腳施加3.3V&3.29V的方式測試,對整片wafer的IV51取值進(jìn)行統(tǒng)計,其結(jié)果平均值比J750小0.26mA,如圖9所示。
圖9 實(shí)驗(yàn)3分析圖
從實(shí)驗(yàn)1可以看出,兩種平臺的一致性是非常統(tǒng)一的,因此IV51測試項異常不是兩種平臺的軟硬件差異引起的。
從實(shí)驗(yàn)2可以看出,VPA管腳施加不同條件,所引起的變化是同比變化的,VPA管腳并沒有造成IV51測試項數(shù)值異常。因此IV51測試項異常不是VPA管腳引起的。
針對IV51的測量值做正態(tài)分布分析,如圖10所示,可以看出T2000與J750的測量值在下限值(1.4mA)附近分布較為廣泛,加上在測量過程中測量值會稍有浮動,導(dǎo)致在一致性測試和重復(fù)性測試中良率變動較大的結(jié)果,最終將此情況通報客戶,得到客戶認(rèn)可。
集成電路測試程序是集成電路測試最基本的要素,測試程序的質(zhì)量直接影響到測試質(zhì)量。對集成電路量產(chǎn)測試不同平臺的的開發(fā)結(jié)果及影響因素進(jìn)行研究,提出了一套集成電路測試程序質(zhì)量控制方法,從而保障了集成電路測試程序在量產(chǎn)應(yīng)用中的質(zhì)量[8]。
同一款芯片在不同測試平臺上面開發(fā)主要從可靠性和一致性兩個方面來考慮。一般來講,顯示測試實(shí)際數(shù)值的測試項,比如直流參數(shù),模擬參數(shù)等測試項,要分析其數(shù)值的離散度是否一致。所有測試結(jié)果,尤其是只顯示測試結(jié)果的測試項要判定跳變率是否達(dá)標(biāo),通??刂圃?%或者參考客戶要求。而一些針對芯片的特異化個性操作,除了需要著重驗(yàn)證程序邏輯的一致性,往往還需要通過其他測試手段多重驗(yàn)證,最后根據(jù)上述結(jié)果判定平臺移植是否通過。不同測試平臺和相同測試平臺都會存在差異,但理論上不同測試平臺存在的差異是最大的。在驗(yàn)證開發(fā)過程中,必須根據(jù)上述驗(yàn)證手段發(fā)現(xiàn)測試結(jié)果中的異常,并著重分析出合理結(jié)果,排除測試條件異常引發(fā)的問題。
圖10 IV51數(shù)值正態(tài)分布分析圖
主要對測試程序開發(fā)完成后的工程批數(shù)據(jù)進(jìn)行一致性和穩(wěn)定性分析,討論了兩個測試解決方案的整片晶圓測試數(shù)據(jù)的重復(fù)性和一致性問題,從客觀角度證明了T2000方案的效率提升,并且通過統(tǒng)計學(xué)原理分析了IV51測試數(shù)據(jù)趨勢異常,得出了測試限值設(shè)置與實(shí)際產(chǎn)品性能不匹配的結(jié)論。
[1] 張可,王春宇.T2000面向不同測試需求的靈活對應(yīng)[J].中國集成電路,2010,19(3):69-72. Zhang ke,Wang chunyu.T2000 Flexible correspondence for different test requirements[J].cicmag,2010,19(3):69-72.
[2] 仲春.設(shè)計新穎的J750集成電路測試系統(tǒng)[J].電子測試,2001(2):178-180. Zhong chun.Design of novel J750 ATE[J].electronic test,2001(2):178-180.
[3] 葉雷.愛德萬測試V93000和T2000[J].電子產(chǎn)品世界,2015,22(10):77-77. Ye lei.advantest V9300 and t2000[J].eepw,2015,22(10):77-77.
[4] 時萬春.現(xiàn)代集成電路測試技術(shù)[M].北京:化學(xué)工業(yè)出版社,2005. ShiWanchun.Modern Integrated Circuit Testing Technology[M].Beijing:Chemical Industry Press,2005.
[5] 吉國凡,王惠.降低SOC芯片測試成本的有效方法[C].//第五屆中國測試學(xué)術(shù)會議.北京:中國計算機(jī)學(xué)會,2008. Ji guofan,Wang hui.An effective method to reduce the test cost of SOC chips[C].//The Fifth China Test Conference.Beijing:CCF,2008.
[6] Mark Burns.An Introduction to Mixed-Signal IC Test and Measurement[M].New York:Oxford Univ Pr,2001.
[7] Guy Perry.The Fundamentals of Digital Semiconductor Testing[M].New York:Oxford Univ Pr,2003.
[8] 孫宇,唐銳,王小強(qiáng).大規(guī)模集成電路測試程序質(zhì)量控制方法研究[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn),2015,33(4):55-59. Sun yu,Tang yue,Wang xiaoqiang.Research on quality control method of test program for large scale integrated circuit[J].Electronic Product Reliability and Environmental Testing,2015,33(4):55-59.
Com parison and Analysis of Test Platform Data
Shi Zhigang
(Beijing Chipadvanced Co.,Ltd.,Beijing 100094,China)
In the chip industry chain,the chip testing process is important for inspecting the chip products quality.In order to meet the needs of production test and reduce the influence by various factors,the capacity expansion of activities and the developmentof the test program are needed in different test platform.After the developmentof the chip test program,the risk assessment is conducted for the test platform transplant,i.e.the project number of experiments.According to the results of the experiment,the subsequent production is determined.Through analysis of test data in T2000 and J750 test platform,the development results are evaluated during the process of test platform transplantation.The consistency and reproducibility of different test data are described in the process of the detailed comparison and differentiation analysis of the data.
J750 tester;T2000 tester;Comparison;Consistency;Repeatability;Difference
10.3969/j.issn.1002-2279.2016.06.005
TN47
B
1002-2279(2016)06-0015-04
石志剛(1983-),男,北京人,碩士研究生,主研方向:集成電路測試。
2016-05-10