楊東杰，邰 鋒，王 驥，曹燦華，甄少偉，羅 萍，張 波

（電子科技大學(xué)電子薄膜與集成器件國(guó)家實(shí)驗(yàn)室，成都610054）

·大規(guī)模集成電路設(shè)計(jì)、制造與應(yīng)用·

低噪聲DC-DC變換器設(shè)計(jì)?

楊東杰，邰 鋒，王 驥，曹燦華，甄少偉，羅 萍，張 波

（電子科技大學(xué)電子薄膜與集成器件國(guó)家實(shí)驗(yàn)室，成都610054）

提出了一種基于Sigma-Delta調(diào)制原理的低噪聲DC-DC變換器。首先對(duì)比了傳統(tǒng)PWM調(diào)制器型DC-DC變換器及傳統(tǒng)Sigma-Delta調(diào)制器型DC-DC變換器；從它們各自的優(yōu)缺點(diǎn)出發(fā)，基于改進(jìn)的一階Sigma-Delta調(diào)制器，構(gòu)建了新型的DC-DC變換器架構(gòu)。傳統(tǒng)的PWM調(diào)制器被去除，由鐘控量化器實(shí)現(xiàn)了調(diào)制功能。環(huán)路補(bǔ)償被簡(jiǎn)化，將片外電容及電感組成積分功能模塊，直接用于環(huán)路的構(gòu)成。整體電路基于40nm Mixed-Signal CMOS工藝進(jìn)行設(shè)計(jì)，仿真結(jié)果表明，該結(jié)構(gòu)相比傳統(tǒng)固定頻率PWM調(diào)制DC-DC變換器，輸出電壓頻譜中的諧波尖峰能夠得到有效抑制。在2MHz開(kāi)關(guān)頻率處，頻譜尖峰減小了40dB，同時(shí)具有良好的瞬態(tài)響應(yīng)特性，快速響應(yīng)時(shí)間及較小的上下過(guò)沖。

DC-DC變換器；PWM調(diào)制；Sigma-Delta調(diào)制；低噪聲；頻譜抑制；架構(gòu)簡(jiǎn)化

1 引 言

電源和襯底噪聲對(duì)敏感射頻SoC影響巨大，往往會(huì)嚴(yán)重制約射頻電路的性能。傳統(tǒng)的射頻電路供電一般采用低噪聲、高電源抑制比的低壓差線性穩(wěn)壓器（LDO，Low Dropout Regulator）供電，其具有輸出電壓穩(wěn)定，紋波小，穩(wěn)態(tài)誤差小等特點(diǎn)。但是LDO的效率較低，不利于便攜設(shè)備的長(zhǎng)時(shí)間待機(jī)要求。開(kāi)關(guān)變換器具有較高的變換效率，但其固定頻率的PWM（PulseWidth Modulation，脈寬調(diào)制）調(diào)制方式會(huì)不可避免地引入諧波噪聲，對(duì)射頻電路十分不利［1］。Sigma-Delta調(diào)制DC-DC變換器采用Sigma-Delta調(diào)制器替換PWM調(diào)制器，產(chǎn)生不固定頻率的調(diào)制信號(hào)輸出，使得以開(kāi)關(guān)頻率為基波的諧波噪聲得到抑制，輸出電壓頻譜更加平緩，適用于射頻電路的供電，但其調(diào)制器結(jié)構(gòu)復(fù)雜，整體功耗增大［2-3］。

基于Sigma-Delta調(diào)制器的基本原理，提出了一種新型的DC-DC調(diào)制器結(jié)構(gòu)，相比較采用傳統(tǒng)PWM調(diào)制器的DC-DC變換器，具有輸出頻譜平滑、結(jié)構(gòu)簡(jiǎn)單、面積省、功耗小等優(yōu)點(diǎn)。

2 DC-DC變換器調(diào)制器

2.1 PWM調(diào)制Buck變換器

脈寬調(diào)制模式是指DC-DC變換器保持工作頻率恒定，即工作周期不變，通過(guò)改變功率開(kāi)關(guān)的開(kāi)啟（或關(guān)閉）時(shí)間來(lái)改變占空比，從而實(shí)現(xiàn)輸出電壓的穩(wěn)定，是目前使用最廣泛的一種調(diào)制模式。

如圖1（a）所示為常規(guī)電壓控制PWM模式DC-DC變換器。首先對(duì)輸出電壓（或經(jīng)過(guò)衰減的輸出電壓）和參考電壓進(jìn)行求差，并將差值傳遞給環(huán)路補(bǔ)償器；補(bǔ)償器輸出的補(bǔ)償信號(hào)再經(jīng)過(guò)比較器與一個(gè)固定頻率的鋸齒波信號(hào)相比較，進(jìn)而產(chǎn)生方波信號(hào)；此方波信號(hào)的占空比會(huì)隨著補(bǔ)償器信號(hào)而變化，從而實(shí)現(xiàn)脈寬調(diào)制。

PWM模式DC-DC變換器具有輸出電壓紋波小、變換效率高等優(yōu)點(diǎn)。但是，PWM模式的工作頻率固定，具有周期性的電感電流紋波和輸出電壓紋波，其輸出頻譜具有較高幅度以開(kāi)關(guān)頻率為基頻的諧波分量，很容易對(duì)敏感的模擬或射頻電路形成干擾。不僅如此，這些諧波甚至還可能會(huì)通過(guò)混頻的方式，將高頻干擾信號(hào)調(diào)制到低頻信號(hào)上，嚴(yán)重影響電路性能［4］。而且，在高集成度的射頻SoC中，由于各子模塊共享低阻襯底，高諧波分量將極大影響接收機(jī)靈敏度，甚至造成系統(tǒng)失效［5-6］。

2.2 傳統(tǒng)Sigma-Delta調(diào)制Buck變換器

Sigma-Delta調(diào)制技術(shù)憑借其特有的噪聲整形功能，己被廣泛應(yīng)用于數(shù)據(jù)變換器（ADC／DAC）以及頻率綜合器（PLL）的設(shè)計(jì)中。

傳統(tǒng)Sigma-Delta控制Buck DC-DC的系統(tǒng)結(jié)構(gòu)如圖1（b）所示［7］，其與PWM控制Buck DCDC系統(tǒng)的差別在于用單比特Sigma-Delta調(diào)制器代替了PWM調(diào)制器。Sigma-Delta調(diào)制器的工作原理與PWM調(diào)制器完全不同，但是它們的目標(biāo)是一致的，即產(chǎn)生具有相同平均值的占空比信號(hào)。只不過(guò)PWM調(diào)制器產(chǎn)生的占空比信號(hào)具有固定周期，而Sigma-Delta調(diào)制器產(chǎn)生的占空比信號(hào)具有隨機(jī)周期。

圖1 系統(tǒng)結(jié)構(gòu)圖

一階Sigma-Delta調(diào)制器由減法器、積分器和量化器組成，如圖1（b）中的Sigma-Delta調(diào)制器結(jié)構(gòu)所示。它實(shí)現(xiàn)了將連續(xù)模擬信號(hào)量化為離散數(shù)字信號(hào)的功能，其核心思想是噪聲整形，利用了負(fù)反饋結(jié)構(gòu)，抑制了量化過(guò)程中產(chǎn)生的帶內(nèi)量化噪聲，提高信噪比。從時(shí)域上看，Sigma-Delta調(diào)制器將輸入連續(xù)信號(hào)調(diào)制成一系列高低電平。在一個(gè)時(shí)鐘周期內(nèi)，調(diào)制器要么輸出高電平，要么輸出低電平。當(dāng)輸入信號(hào)較低時(shí)，輸出會(huì)是較多的低電平，當(dāng)輸入信號(hào)較高時(shí)，輸出會(huì)是較多的高電平。這樣輸出信號(hào)就沒(méi)有固定的時(shí)鐘周期，從而不會(huì)產(chǎn)生與時(shí)鐘有關(guān)的諧波成分。相比傳統(tǒng)的PWM調(diào)制DC-DC變換器固定調(diào)制周期的方法［8］，Sigma-Delta調(diào)制DCDC的輸出含有的時(shí)鐘諧波噪聲要少很多，所以其輸出頻譜更加干凈［9］。但圖1（b）所示Σ-Δ調(diào)制Buck變換器，其Σ-Δ調(diào)制實(shí)現(xiàn)方式為簡(jiǎn)單替換PWM調(diào)制器，系統(tǒng)較為復(fù)雜，且大幅度增加了靜態(tài)功耗和片上面積，不利于在低功耗應(yīng)用中使用［10］。

3 新型Σ-Δ調(diào)制DC-DC變換器結(jié)構(gòu)

整體電路結(jié)構(gòu)框圖如圖2所示，其基本結(jié)構(gòu)是一個(gè)Buck型DC-DC電路。對(duì)比一階Sigma-Delta調(diào)制器的基本結(jié)構(gòu)。電感L和電容C共同組成了積分器結(jié)構(gòu)，與比例放大器模塊共同構(gòu)成了一階Sigma-Delta調(diào)制的基本結(jié)構(gòu)。這樣將Sigma-Delta調(diào)制器的結(jié)構(gòu)嵌入了整體DC-DC環(huán)路，而不是采用Σ-Δ調(diào)制器簡(jiǎn)單替換PWM調(diào)制器。由于電感L和電容C構(gòu)成的積分電路具有二階低通特性，其具有二階共軛極點(diǎn)，在頻譜上會(huì)帶來(lái)180度的相位移動(dòng)，這樣會(huì)使整個(gè)環(huán)路不穩(wěn)定，所以需要加入相位超前補(bǔ)償模塊，進(jìn)行頻率補(bǔ)償，使得積分電路具有一階低通特性。同時(shí)積分器與量化器的位置相對(duì)于一階Sigma-Delta調(diào)制器的結(jié)構(gòu)中二者的位置進(jìn)行了互換，這樣使得原本輸出為離散信號(hào)的Sigma-Delta調(diào)制器結(jié)構(gòu)輸出變?yōu)榱诉B續(xù)的模擬信號(hào)。這也是整個(gè)環(huán)路與一階Sigma-Delta調(diào)制器結(jié)構(gòu)的不同之處。

圖2 本設(shè)計(jì)DC-DC變換器整體電路結(jié)構(gòu)框圖

所設(shè)計(jì)的DC-DC結(jié)構(gòu)既具有了Sigma-Delta調(diào)制抑制輸出頻譜噪聲的特點(diǎn)，又大大簡(jiǎn)化了傳統(tǒng)Sigma-Delta調(diào)制DC-DC變換器的結(jié)構(gòu)，減小了功耗和面積。

如圖3所示，為本設(shè)計(jì)中相位超前補(bǔ)償模塊的電路結(jié)構(gòu)圖。運(yùn)放采用兩級(jí)結(jié)構(gòu)，提供更高增益的同時(shí)，能有效降低非線性引起的帶內(nèi)噪聲。根據(jù)環(huán)路需求，將相位超前補(bǔ)償?shù)牡皖l零點(diǎn)放在與功率LC諧振點(diǎn)相同的位置。

圖3 本設(shè)計(jì)中相位超前補(bǔ)償電路圖

如圖4所示，本設(shè)計(jì)中1bit量化器采用離散比較器結(jié)構(gòu)實(shí)現(xiàn)。當(dāng)CLK為低時(shí)，MN1和MN2對(duì)輸入信號(hào)的差值進(jìn)行檢測(cè)，以產(chǎn)生不同的阻抗；當(dāng)CLK翻為高后，MN1和MN2的不同阻抗與正反饋回路MN3，MN4，MP2及MP3共同作用，經(jīng)過(guò)一級(jí)鎖存后產(chǎn)生所需的輸出方波信號(hào)。

圖4 本設(shè)計(jì)中量化器電路圖

4 結(jié)果與討論

新型低噪聲DC-DC電路在40nm CMOS工藝下進(jìn)行搭建。在典型供電電壓（VDD＝3.3V）和負(fù)載（ILoad＝0.3A）的情況下進(jìn)行仿真。在本設(shè)計(jì)中，量化器采用了10MHz的采樣時(shí)鐘，5倍于變換器開(kāi)關(guān)頻率（2MHz）。

DC-DC變換器穩(wěn)態(tài)工作的仿真結(jié)果如圖5所示。輸出電壓紋波在18mV以內(nèi)。功率管開(kāi)關(guān)信號(hào)沒(méi)有明顯規(guī)律性，即開(kāi)關(guān)頻率不固定。

圖6為負(fù)載階躍仿真結(jié)果。負(fù)載電流在100mA和600mA之間變化。本設(shè)計(jì)DC-DC輸出電壓的瞬態(tài)下、上過(guò)沖分別為43mv和28mV。

圖5 瞬態(tài)仿真輸出結(jié)果

圖6 負(fù)載階躍仿真結(jié)果

圖7給出了本設(shè)計(jì)結(jié)構(gòu)的輸出頻譜特性圖。這里去除了直流DC部分，進(jìn)行FFT運(yùn)算，查看輸出電壓的頻譜特性（黑色實(shí)曲線圖）。與之對(duì)比是傳統(tǒng)PWM調(diào)制DC-DC變換器的頻譜特性（灰色虛曲線圖）?？梢钥闯觯景l(fā)明結(jié)構(gòu)的輸出頻譜沒(méi)有較高的尖峰噪聲，而傳統(tǒng)PWM調(diào)制DC-DC變換器的輸出存在較高的尖峰噪聲。相比PWM模式DCDC，輸出頻譜在2MHz處對(duì)諧波的抑制達(dá)到了-40dB。由此看出，本發(fā)明DC-DC結(jié)構(gòu)的輸出頻譜相對(duì)于傳統(tǒng)的PWM調(diào)制DC-DC更加平滑，消除了高能量的尖峰噪聲。

圖7 輸出電壓頻譜特性結(jié)果

5 結(jié)束語(yǔ)

新型的DC-DC變換器結(jié)構(gòu)在實(shí)現(xiàn)傳統(tǒng)DCDC變換器直流電壓變換功能的同時(shí)，改善了PWM調(diào)制DC-DC輸出電壓頻譜噪聲大的缺點(diǎn)，平滑了輸出頻譜特性，抑制了輸出頻譜尖峰噪聲。將Sigma-Delta調(diào)制DC-DC變換器的基本原理嵌入整個(gè)DC-DC環(huán)路之中，具備了Sigma-Delta調(diào)制DC-DC輸出噪聲小的特點(diǎn)，同時(shí)大大簡(jiǎn)化了電路結(jié)構(gòu)，減小了面積及功耗。

［1］ R Erickson，D Maksimovic.Fundamentals of Power Electronics 2nd Edition［M］.New York：Springer，2001.

［2］ Rao A，McIntyre W，Moon U，et al.A noise-shaped switched-capacitor DC-DC voltage regulator［C］.／／IEEE Proceedings of the 28th European Solid-State Circuits Conference，2002：375-378.

［3］ Dunlap SK，F(xiàn)iez T S.A noise-shaped switching power supply using a delta-sigma modulator［J］.IEEE Transactions on Circuits and Systems I：Regular Papers，2004，51（6）：1051-1061.

［4］ Wong M，Bakkaloglu B，Kiaei S.A low noise buck converter with a fully integrated continuous timeΣ-Δ modulated feedback controller［C］.／／IEEE Custom Integrated Circuits Conference（CICC），2007：377-380.

［5］ Zhen S，Zhang B，Luo P，et al.On-chip compensated error amplifier for voltage-mode buck converters［C］.／／International Conference on Communications，Circuits and Systems（ICCCAS）.IEEE，2010：565-568.

［6］ Zhen S，Zhang B，Luo P，et al.A high efficiency synchronous buck converter with adaptive dead time control for dynamic voltage scaling applications［C］.／／2011 IEEE／IFIP 19th International Conference on VLSIand Systemon-Chip（VLSI-SoC）.IEEE，2011：43-48.

［7］ Huang C Y，Chang Y T，Tsai C H.Design and implementation of a switching DC-DC converter IC using sigmadeltamodulator［C］.／／2012 International Conference on Anti-Counterfeiting，Security and Identification（ASID），IEEE，2012：1-5.

［8］ Yan W，Li W，Liu R.A noise-shaped buck DC-DC converter with improved light-load efficiency and fast transient response［J］.IEEE Transactions on Power Electronics，2011，26（12）：3908-3924.

［9］ 嚴(yán)偉.低功耗Sigma-Delta直流轉(zhuǎn)換器的研究與設(shè)計(jì)［D］.上海：復(fù)旦大學(xué)，2010. Yan Wei.Research and design of a low-power-consumption Sigma-Delta DC-DC converter［D］.Shanghai：Fudan University，2010.

［10］ Hwang B H，Yo J A，Chen J J，et al.A low-voltage low-noise DC-DC fly-back converterwith delta-sigmamodulation［C］.／／2012 IEEE International Symposium on Circuits and Systems（ISCAS），2012：2251-2254.

Design of Low-Noise DC-DC Converter

Yang Dongjie，Tai Feng，Wang Yi，Cao Canhua，Zhen Shaowei，Luo Ping，Zhang Bo
（State Key Laboratory of Electronic Thin Films and Integrated Devices，University of Electronic Science and Technology of China，Chengdu 610054，China）

A low-noise DC-DC converter based on Sigma-Delta modulation is proposed.The conventional PWM modulated DC-DC is compared with the conventional Sigma-Deltamodulated DCDC firstly.Improved first-order Sigma-Deltamodulation structure is adopted to build the new DC-DC converter.The conventional PWM modulator is replaced by the clock-controlled quantizer.The loop compensation is simplified.The integrated block which consists of off-chip capacitor and inductor is adopted to form the whole loop.The whole circuit is designed and simulated in a 40nm mixed-signal standard CMOS process and the results show that the frequency harmonic spurs of the output voltage are effectively suppressed comparing to the conventional PWM modulation DC-DC converter.The spurious noise is reduced by 40dB at the switching frequency of 2MHz.Meanwhile，a good transient response characteristic with fast response time and small overshoot is simulated.

DC-DC converter；PWM modulator；Sigma-Delta modulator；Low-noise；Frequency spectrum suppress；Structure simplified

10.3969／j.issn.1002-2279.2016.06.001

TN4

A

1002-2279（2016）06-0001-04

?申請(qǐng)專利：《一種DC-DC轉(zhuǎn)換器》，中國(guó)發(fā)明專利，申請(qǐng)?zhí)枺?01510522230.9《一種具有抑制輸出頻譜諧波噪聲特性的DC-DC轉(zhuǎn)換器》，中國(guó)發(fā)明專利，申請(qǐng)?zhí)枺?01510522511.4

國(guó)家自然科學(xué)基金青年科學(xué)基金（61404025）；中央高?；究蒲袠I(yè)務(wù)費(fèi)項(xiàng)目（ZYGX2014J024）

楊東杰（1991-），男，四川省樂(lè)至縣人，碩士研究生，主研方向：功率模擬集成電路設(shè)計(jì)。

2016-01-14