江良劍,熊善泉,焦海松,周志全

(中國洛陽電子裝備試驗(yàn)中心,河南 洛陽 471003)

基于北斗授時(shí)的雷達(dá)接口時(shí)序設(shè)計(jì)方法

江良劍,熊善泉,焦海松,周志全

(中國洛陽電子裝備試驗(yàn)中心,河南 洛陽 471003)

摘要：為解決某雷達(dá)數(shù)據(jù)接口系統(tǒng)工作不穩(wěn)定、故障率高的問題,利用北斗導(dǎo)航模塊的授時(shí)功能,通過FPGA讀取北斗時(shí)間,為雷達(dá)數(shù)據(jù)提供準(zhǔn)確的時(shí)間信息。在北斗模塊1 PPS的同步下,生成雷達(dá)測距系統(tǒng)和角編碼系統(tǒng)數(shù)據(jù)輸出所需的時(shí)序信號(hào),確保雷達(dá)按正確的時(shí)序?qū)?shù)據(jù)放置在總線上。設(shè)計(jì)中解決了時(shí)間信息與1 PPS不同步和原系統(tǒng)時(shí)序信號(hào)抖動(dòng)較大的問題,在某雷達(dá)數(shù)據(jù)接口系統(tǒng)改造中得到成功應(yīng)用。

關(guān)鍵詞：北斗授時(shí);1 PPS;時(shí)序信號(hào)

doi:10.13442/j.gnss.1008-9268.2015.02.010

中圖分類號(hào)：P228.4

文獻(xiàn)標(biāo)志碼：： A

文章編號(hào)：： 1008-9268(2015)02-0043-05

收稿日期：2014-12-11

作者簡介

Abstract:A radar data interface system works unstably, and the rate of failure is high, in order to solve these problems, the interface circuit has to be redesigned. Using Beidou navigation module timing function, the FPGA reads the Beidou time, and provide accurate time information to radar data. In the synchronous of 1 PPS output by Beidou module, timing signals are generated, which is required by radar ranging system and angle code system when data output, it can ensure that the radar puts the data on the bus in the correct time series. The design solves the problem of time information and 1 PPS not synchronized and the old system timing signal instability, it has been successfully applied in the reconstruction of a radar data interface system.

0引言

某型雷達(dá)的數(shù)據(jù)輸出依賴于外部時(shí)統(tǒng)終端的“20 Hz采樣信號(hào)”和數(shù)據(jù)輸出“位同步”信號(hào),雷達(dá)數(shù)據(jù)接口板接收到20 Hz的數(shù)據(jù)請(qǐng)求信號(hào)后,將目標(biāo)數(shù)據(jù)準(zhǔn)備好并放在120位數(shù)據(jù)寄存器上,當(dāng)位同步信號(hào)到來時(shí),寄存器便以“位同步”的速率將數(shù)據(jù)移位輸出。由于數(shù)據(jù)接口終端和雷達(dá)數(shù)據(jù)接口板工作數(shù)千小時(shí),電路穩(wěn)定性降低,故障時(shí)有發(fā)生,數(shù)據(jù)產(chǎn)生不規(guī)律跳點(diǎn),影響數(shù)據(jù)有效性,為此提出對(duì)雷達(dá)數(shù)據(jù)接口系統(tǒng)進(jìn)行改造。

改造的關(guān)鍵在于時(shí)序電路設(shè)計(jì),產(chǎn)生相關(guān)的時(shí)序信號(hào)代替雷達(dá)數(shù)據(jù)接口板,驅(qū)使雷達(dá)測距和角編碼系統(tǒng)按照時(shí)序?qū)⒕嚯x、俯仰、方位數(shù)據(jù)依次放在12位數(shù)據(jù)總線上。項(xiàng)目采用我國自主研制的北斗系統(tǒng)作為授時(shí)源,具有精度高、穩(wěn)定性好的特點(diǎn),同時(shí)可與其他采用衛(wèi)星導(dǎo)航時(shí)統(tǒng)的參試裝備協(xié)同統(tǒng)一工作, 為得到某時(shí)間點(diǎn)上準(zhǔn)確可信的數(shù)據(jù)信息提供很好的時(shí)統(tǒng)標(biāo)準(zhǔn)。

北斗模塊選用和芯星通的UM220北斗/GPS雙模芯片,控制電路采用FPGA器件,設(shè)計(jì)一套集北斗時(shí)統(tǒng)和時(shí)序信號(hào)生成的模塊,為雷達(dá)數(shù)據(jù)接口改造提供基礎(chǔ)。

1時(shí)統(tǒng)電路設(shè)計(jì)

和芯星通的UM220北斗/GPS雙模芯片,能夠同時(shí)支持BD2 B1、GPS L1兩個(gè)頻點(diǎn),可通過設(shè)置使選擇雙系統(tǒng)同時(shí)工作或單系統(tǒng)工作,1 PPS精度(RMS)為20 ns,該芯片外形尺寸緊湊,采用SMT 焊盤,適用于低成本、低功耗領(lǐng)域,滿足系統(tǒng)開發(fā)要求[1]。

1.1　時(shí)統(tǒng)電路設(shè)計(jì)

UM220輸入電壓范圍為+3.0～3.6 VDC,系統(tǒng)采用5V供電,通過AM1117 3.3進(jìn)行電壓轉(zhuǎn)換。天線采用SMA孔座接口,提供1 個(gè)輸出脈寬和極性可調(diào)的1 PPS 信號(hào)。設(shè)計(jì)3 個(gè)串口,串口1 支持NMEA 數(shù)據(jù)輸出及命令控制,串口2 僅支持?jǐn)?shù)據(jù)輸出,串口3 支持固件升級(jí)、NMEA 數(shù)據(jù)輸出及命令控制。輸入/輸出信號(hào)類型為LVTTL 電平。目前的計(jì)算機(jī)已逐漸取消串口,為方便對(duì)UM220進(jìn)行設(shè)置與控制,將串口1并聯(lián)至CH340G芯片的TXD、RXD引腳,實(shí)現(xiàn)串口USB轉(zhuǎn)換功能。時(shí)統(tǒng)電路設(shè)計(jì)如圖1所示。

圖1　時(shí)統(tǒng)電路原理圖

1.2　北斗模塊設(shè)置

為滿足系統(tǒng)開發(fā)要求,確保接口時(shí)序電路正常工作,在開發(fā)前需要對(duì)北斗模塊進(jìn)行初始化設(shè)置。在Unicore 協(xié)議中,輸入和輸出的語句被統(tǒng)稱為消息。每條消息均為全ASCII 字符組成的字符串。消息的基本格式為[2]

聯(lián)系人： 江良劍 E-mail: fjdajian@tom.com

＄MSGNAME,data1,data2,data3,…[*CC]

所有的消息都以'＄'(0x24)開始,后面緊跟著的是消息名。之后跟有不定數(shù)目的參數(shù)或數(shù)據(jù)。消息名與數(shù)據(jù)之間均以逗號(hào)(0x2C)進(jìn)行分隔。最后一個(gè)參數(shù)之后是可選的校驗(yàn)和,以'*'(0x2A)與前面的數(shù)據(jù)分割。輸出的消息以" "結(jié)束。

根據(jù)系統(tǒng)要求,對(duì)UM220進(jìn)行設(shè)置。首先設(shè)置串口1輸出波特率為9 600 bps,設(shè)置命令為

＄CFGPRT,1,0,9600,3,3

然后配置授時(shí)脈沖,設(shè)定授時(shí)脈沖為1 PPS,脈寬500 ms,上升沿與整秒對(duì)齊:

＄CFGTP,1000000,500000,1,0,0,0

接著設(shè)定只輸出GGA消息,速率為1 Hz:

＄CFGMSG,0,0,1

最后設(shè)定衛(wèi)星系統(tǒng)配置,選擇北斗衛(wèi)星定位:

＄CFGSYS,h01

也可以設(shè)置成GPS衛(wèi)星定位或北斗/GPS雙系統(tǒng)定位,設(shè)置命令分別為

＄CFGSYS,h10或＄CFGSYS,h11.

通過以上設(shè)置,UM220只輸出＄BDGGA信息,該信息中包含系統(tǒng)需要的時(shí)間信息和定位狀態(tài)信息。

2時(shí)間信息解碼

雷達(dá)接口電路改造選用FPGA器件具有高度靈活、可定制化的特點(diǎn),它融入微處理器技術(shù)、數(shù)字信號(hào)處理技術(shù)、可編程系統(tǒng)級(jí)芯片設(shè)計(jì)和軟硬件協(xié)同設(shè)計(jì)技術(shù),在QuartusII集成開發(fā)環(huán)境下采用VerilogHDL語言實(shí)現(xiàn)系統(tǒng)的模塊化設(shè)計(jì)開發(fā),效率較高。圖2示出了雷達(dá)接口系統(tǒng)設(shè)計(jì)框架。FPGA芯片采用Altera公司生產(chǎn)的EP4CE15F17C8作為控制核心[3],配置芯片采用EPCS64.FPGA芯片采用JTAG方式進(jìn)行配置。在電路設(shè)計(jì)過程中,考慮工作狀態(tài)的可視性,增加LED指示燈。

圖2　系統(tǒng)的總體框圖

根據(jù)前面北斗模塊的設(shè)置可知,圖2中UM220輸出給FPGA的NMEA消息為＄BDGGA,它是在NMEA 3.0 基礎(chǔ)上擴(kuò)展BD2 相關(guān)語句的版本,其消息格式為

＄BDGGA, time, Lat, N, Lon, E, FS, NoSV, HDOP, msl, M, Altref, M, DiffAge, DiffStation*cs.

項(xiàng)目中用到的字段為time和FS,其中: time:UTC 時(shí)間,格式為hhmmss.sss,hh為小時(shí),mm 為分鐘,ss.sss為秒; FS:定位狀態(tài)標(biāo)識(shí),0 表示無效,1 表示單點(diǎn)定位。

時(shí)間信息解碼功能在FPGA中通過兩個(gè)子模塊實(shí)現(xiàn),分別是串口數(shù)據(jù)接收模塊GNSS_data_receive_module和時(shí)間解算模塊time_module.

串口數(shù)據(jù)接收模塊原理圖如圖3所示,主要完成北斗導(dǎo)航信息接收,信息為RS232數(shù)據(jù)幀格式,包含1位起始位(保持一個(gè)傳輸位周期的低電平),8位數(shù)據(jù),無校驗(yàn)位,1位停止位。

圖3　串口接收原理圖

以下是一段接收一個(gè)字節(jié)數(shù)據(jù)的VerilogHDL程序,FPGA實(shí)時(shí)監(jiān)測RS232_RX引腳信號(hào),當(dāng)出現(xiàn)下降沿時(shí),表示有數(shù)據(jù)到達(dá),程序?qū)X_En_Sig 置1,進(jìn)入數(shù)據(jù)接收狀態(tài),同時(shí)H2L_Sig置1,啟動(dòng)數(shù)據(jù)接收過程,當(dāng)接收完一個(gè)字節(jié)后,把接收到的數(shù)據(jù)送到時(shí)間解算模塊進(jìn)行處理。

if(RX_En_Sig)

case (i)

4'd0:

if(H2L_Sig) begin i <=i+1'b1; isCount <=1'b1; end

4'd1:

if(BPS_CLK) begin i <=i+1'b1; end

4'd2, 4'd3, 4'd4, 4'd5, 4'd6, 4'd7, 4'd8, 4'd9:

if(BPS_CLK) begin i <=i+1'b1; rData[i-2] <=RX_Pin_In; end

4'd10:

begin i <=i+1'b1; isDone <=1'b1; isCount <=1'b0; end

4'd11:

begin i <=4'd0; isDone <=1'b0; end

endcase

時(shí)間解算模塊處理串口數(shù)據(jù)接收模塊發(fā)來的數(shù)據(jù),提取導(dǎo)航信息中的時(shí)分秒數(shù)據(jù),并生成毫秒數(shù)據(jù),按照預(yù)定格式交給雷達(dá)數(shù)據(jù)控制模塊。程序捕獲＄BDGGA消息的開始標(biāo)志符“＄”,提取第8～13字節(jié)的時(shí)間數(shù)據(jù)和第七字段狀態(tài)定位標(biāo)識(shí)FS.為了兼容GPS模式和北斗/GPS雙系統(tǒng)模式,程序中將不判斷其定位系統(tǒng)標(biāo)識(shí)符。需要注意的是讀取到的時(shí)間為UTC時(shí)間,需要加上8小時(shí)時(shí)差轉(zhuǎn)換為北京時(shí)間。此時(shí)得到的是滯后大約幾十毫秒的時(shí)間信號(hào),還需通過精確的1 PPS信號(hào)進(jìn)行同步處理,得到一個(gè)與北斗時(shí)同步的時(shí)間信號(hào)。

時(shí)間解算出來后,將其按照5位時(shí)、6位分、6位秒、5位毫秒(權(quán)重為50毫秒)的二進(jìn)制格式編碼,放在寄存器中等待雷達(dá)數(shù)據(jù)讀取后打包輸出。以下是獲取時(shí)分秒信息并進(jìn)行二進(jìn)制編碼的Verilog程序。

if(RX_Done_Sig)

begin

//rData=GNSS_Data; ＄--GGA,time,Lat,N,Lon,E,FS,…

if (GNSS_Data==8'h24) i=6'd1;//8'h24為信息起始’＄’

case (i)

6'd1,6'd2,6'd3,6'd4,6'd5,6'd6,6'd7://忽略 “＄--GGA,” 兼容其他定位系統(tǒng)模式

i <=i+1'b1;

6'd 8://時(shí),十位

begin i <=i+1'b1; rData <=(GNSS_Data-8'h30)*10; end

6'd 9://時(shí),個(gè)位,修正8小時(shí)時(shí)差

begin i <=i+1'b1; rData=rData+GNSS_Data-8'h30+8'd8;

rData=rData % 8'd24;hh=rData[4:0]; end

6'd1 0://分,十位

begin i <=i+1'b1; rData<=(GNSS_Data-8'h30)*10;end

6'd1 1://分,個(gè)位

begin i <=i+1'b1; rData=rData+GNSS_Data-8'h30;

mm=rData[5:0]; end

6'd1 2://秒,十位

begin i <=i+1'b1; rData<=(GNSS_Data-8'h30)*10;end

6'd1 3://秒,個(gè)位

begin i <=i+1'b1; rData=rData+GNSS_Data-8'h30;ss=rData[5:0]; end

6'd48://FS定位狀態(tài)標(biāo)識(shí)

begin bFS=GNSS_Data[0]; i <=i+1'b1;end

default:

if ((i>6'd13) && (i<6'd48)) i <=i+1'b1;else i <=1'b0;

endcase

end

3時(shí)序信號(hào)生成

時(shí)序信號(hào)是雷達(dá)數(shù)據(jù)輸出時(shí)與其他系統(tǒng)(如時(shí)基、編碼、測距、引導(dǎo)等)交互時(shí)所需的時(shí)序信號(hào),其他系統(tǒng)在時(shí)序信號(hào)的統(tǒng)一協(xié)調(diào)下將數(shù)據(jù)準(zhǔn)備好,并按次序放在總線上,時(shí)序產(chǎn)生正確與否直接影響到接口系統(tǒng)能否正確讀取雷達(dá)數(shù)據(jù)。

時(shí)序信號(hào)生成由timeing_generator_module模塊負(fù)責(zé),圖2所示中UM220輸出的1 PPS信號(hào)的同步下產(chǎn)生雷達(dá)系統(tǒng)工作所需的時(shí)序信號(hào),如1 MHz、信息請(qǐng)求DI、信息性質(zhì)碼QBQCQD、加載脈沖/H_Charge等,測距系統(tǒng)、角編碼系統(tǒng)在這些信號(hào)的控制下將數(shù)據(jù)準(zhǔn)備好,并放置在12位總線上,雷達(dá)工作狀態(tài)標(biāo)志信息放在專用線上。接下來在加載脈沖/H_Charge的下降沿時(shí)刻,FPGA數(shù)據(jù)控制模塊讀取總線和專線上的數(shù)據(jù),完成一個(gè)采樣周期數(shù)據(jù)讀取工作。

各時(shí)序信號(hào)的時(shí)間間隔有嚴(yán)格要求,以保證其他系統(tǒng)的電路有足夠時(shí)間進(jìn)行處理,北斗模塊輸出的1 PPS是所有信號(hào)的時(shí)間基準(zhǔn),依靠UM220高精度的1 PPS信號(hào),可以將時(shí)序信號(hào)精度控制在1 μs以內(nèi)。時(shí)序信號(hào)生成模塊工作流程圖如圖4所示。

圖4　時(shí)序信號(hào)模塊工作流程圖

在對(duì)各模塊進(jìn)行設(shè)計(jì)編譯之后采用 Quartus II 自帶的仿真器對(duì)各模塊進(jìn)行仿真驗(yàn)證,確認(rèn)輸出滿足要求后,再將各模塊進(jìn)行組合,實(shí)現(xiàn)仿真輸出結(jié)果驗(yàn)證。最終輸出的時(shí)序信號(hào),滿足雷達(dá)時(shí)序信號(hào)要求。

正確實(shí)現(xiàn)時(shí)序信號(hào)后,就可以進(jìn)行后續(xù)的模塊開發(fā)了。我們在此基礎(chǔ)上開發(fā)了雷達(dá)數(shù)據(jù)讀取模塊、模擬數(shù)據(jù)生成模塊和數(shù)據(jù)發(fā)送模塊,實(shí)現(xiàn)了項(xiàng)目預(yù)定目標(biāo)。

4關(guān)鍵技術(shù)

設(shè)計(jì)的關(guān)鍵技術(shù)有兩點(diǎn),一是時(shí)間信息與1 PPS脈沖對(duì)齊,UM220輸出的＄BDGGA消息要滯后于1 PPS信號(hào)約60 ms至90 ms不等,如果以收到＄BDGGA并解算出時(shí)分秒信息的時(shí)刻為當(dāng)前秒的起點(diǎn),將導(dǎo)致數(shù)據(jù)與北斗時(shí)誤差數(shù)十毫秒,反之,如果以1 PPS作為當(dāng)前秒的起點(diǎn),由此產(chǎn)生的0 ms與1 PPS沿對(duì)齊,但在接下來的數(shù)十毫秒內(nèi),新的＄BDGGA消息還沒到來,造成每個(gè)0 ms和50 ms時(shí)刻的時(shí)間都是錯(cuò)誤的,因此，必須進(jìn)行修正。方法是1) 1 PPS信號(hào)為整數(shù)秒起點(diǎn),修正1 PPS與＄BDGGA到達(dá)時(shí)刻之間的秒信息。2) 確保時(shí)序關(guān)系正確,如果直接按照原系統(tǒng)的時(shí)序關(guān)系進(jìn)行設(shè)計(jì),無法正確讀取雷達(dá)數(shù)據(jù),經(jīng)過測試,原系統(tǒng)采用分立元器件設(shè)計(jì),時(shí)序信號(hào)存在比較大的抖動(dòng),解決辦法是先通過1 PPS同步產(chǎn)生1 MHz信號(hào),再用1 MHz信號(hào)去同步產(chǎn)生其他時(shí)序信號(hào),調(diào)整信號(hào)的延遲和脈寬,有效解決了上述問題。

5結(jié)束語

本設(shè)計(jì)采用北斗導(dǎo)航模塊提供的時(shí)間信息和1 PPS信息,在FPGA的控制下實(shí)現(xiàn)了時(shí)間信息讀取和時(shí)序信號(hào)設(shè)計(jì),解決了時(shí)間對(duì)齊、時(shí)序不穩(wěn)定的問題,通過時(shí)序仿真和分析驗(yàn)證,表明此方法滿足系統(tǒng)對(duì)較高時(shí)間精度的要求,最終應(yīng)用在雷達(dá)接口改造中?；贔PGA的設(shè)計(jì)也使系統(tǒng)實(shí)現(xiàn)了小型化的目標(biāo),提高了系統(tǒng)穩(wěn)定性,并使維護(hù)和升級(jí)更加方便。

參考文獻(xiàn)

[1] 和芯星通.Unicore protocol specification UM220-HB_Ed10.1[S].2013.

[2] 和芯星通.UM220數(shù)據(jù)接口協(xié)議[OL]http://www.unicorecomm.com.

[3] Altera Corporation. Cyclone IV device handbook, volume 1[R].2011.

江良劍(1978-),男,福建永定人,工程師,主要從事導(dǎo)航定位系統(tǒng)、雷達(dá)測量研究。

熊善泉(1980-),男,湖北公安人,工程師,主要從事導(dǎo)航定位系統(tǒng)研究。

焦海松(1973-),男,河南林州人,高級(jí)工程師,主要從事導(dǎo)航定位系統(tǒng)研究。

周志全(1978-),男,河南安陽人,工程師,主要從事雷達(dá)測量研究。

The Method of Radar Interface Time Sequence

Design Based on Beidou Timing

JIANG Liangjian,XIONG Shanquan,JIAO Haisong,ZHOU Zhiquan

(LuoyangElectronicEquipmentTestCenterofChina,Luoyang471003,China)

Key words: Beidou timing; 1 PPS; timing signal