許國(guó)宏++宋征++徐林峰

摘要：設(shè)計(jì)實(shí)現(xiàn)了一種以AD9959為核心的模擬調(diào)制信號(hào)源，該信號(hào)源采用CPCI+FPGA+DDS架構(gòu)，可將數(shù)字采樣信號(hào)調(diào)制到射頻工作頻率，用數(shù)字的方法實(shí)現(xiàn)了模擬信號(hào)的幅度調(diào)制和頻率調(diào)制。該文從DDS工作原理入手，提出了基于DDS的模擬調(diào)制信號(hào)源總體框架，并著重闡述了AM和FM數(shù)字調(diào)制信號(hào)轉(zhuǎn)換為DDS控制字的過(guò)程。該信號(hào)源已應(yīng)用于工程實(shí)踐上，實(shí)際結(jié)果表明，該信號(hào)源產(chǎn)生的模擬調(diào)制信號(hào)頻率穩(wěn)定度高、幅相一致性好、抗干擾能力強(qiáng)，完全滿足廣播通信領(lǐng)域的功能要求。

關(guān)鍵詞：AD9959；信號(hào)源；DDS；AM；FM

中圖分類號(hào)：TN911 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2015）29-0035-03

Design and Implementation of Analog Modulation Generator Based on DDS

XU Guo-hong， SONG Zheng， XU Lin-feng

（China Research Institude of Radio Wave Propagation，Qingdao 266107，China）

Abstract： A kind of Analog Modulation generator based on AD9959 is designed，The generator use CPCI+FPGA+DDS architecture，the digital sample signals could be modulated into RF directly，AM and FM with digital methods is achieved.The article starting with DDS working principle，System framework of analog modulation generator Based on DDS is gived，and mainly introduces the conversion of digital modulation signals into DDS instruction words.The generator have been applied in engineering practice， and the experimental results showed that the generator had several advantages such as high frequency stability、high precise of Phase amplitude consistency、strong anti-jamming，which fully meet the function requirements in the Field of Broadcasting-Communication.

Key words： AD9959； generator； DDS； AM； FM

傳統(tǒng)的模擬調(diào)制信號(hào)源多采用模擬乘法器、壓控振蕩器等模擬電路實(shí)現(xiàn)AM、FM信號(hào)， 其信號(hào)質(zhì)量不高，存在著頻率不穩(wěn)定，參數(shù)設(shè)定不可量化、精度低、可控性差、抗干擾能力弱等缺點(diǎn)[[1]]。本文設(shè)計(jì)采用了高精度的DDS和高性能的FPGA，將數(shù)字音頻信號(hào)通過(guò)DDS芯片直接調(diào)制到射頻工作頻率上，達(dá)到模擬調(diào)制的目的，克服了傳統(tǒng)模擬調(diào)制信號(hào)源的缺點(diǎn)，其頻響失真、信噪比、立體聲分離度等指標(biāo)，也大大優(yōu)于傳統(tǒng)模擬調(diào)制信號(hào)源。

1 DDS原理

DDS包含相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器、低通濾波器和參考時(shí)鐘五部分。在參考時(shí)鐘的控制下，相位累加器對(duì)頻率控制字線性累加，得到的相位碼Φ（n）對(duì)波形存儲(chǔ)器尋址，使之輸出相應(yīng)的幅度碼，經(jīng)過(guò)數(shù)模轉(zhuǎn)換器得到相對(duì)應(yīng)的階梯波，最后經(jīng)低通濾波器得到連續(xù)變換的所需頻率的波形。

為了說(shuō)明DDS相位量化的工作原理，可將正弦波一個(gè)完整周期內(nèi)相位0～2π的變化用相位圓表示，其相位與幅度一一對(duì)應(yīng)，即相位圓上的每一點(diǎn)均對(duì)應(yīng)輸出一個(gè)特定的幅度值，如圖1所示。一個(gè)N位的相位累加器對(duì)應(yīng)相位圓上2N個(gè)相位點(diǎn)，其最低相位分辯率為[Φmin]=ΔΦ=2π/2N。在圖中N=4，則共有[24]=16種相位值與16種幅度值相對(duì)應(yīng)。該幅度值存儲(chǔ)于波形存儲(chǔ)器中，在頻率控制字K的作用下，相位累加器給出不同的相位碼（用其高位作地址碼）去對(duì)波形存儲(chǔ)器尋址，完成相位—幅度變換，經(jīng)數(shù)模轉(zhuǎn)換器變成階梯正弦波信號(hào)[[2]]。

圖1 相位碼與幅度碼的對(duì)應(yīng)關(guān)系

波形存儲(chǔ)器主要完成信號(hào)的相位序列Φ（n）到幅度序列之間的轉(zhuǎn)化。DDS輸出信號(hào)的頻率與時(shí)鐘頻率以及頻率控制字之間的關(guān)系如下式所示

[Fout=K?fc2N]

式中，[Fout]為DDS輸出信號(hào)的頻率，K為頻率控制字，[fc]為時(shí)鐘頻率，N為相位累加器的位數(shù)。

2 信號(hào)源設(shè)計(jì)

2.1 方案設(shè)計(jì)

基于DDS的模擬調(diào)制信號(hào)源主要由總線通信模塊、時(shí)鐘同步模塊、數(shù)字調(diào)制模塊和射頻處理模塊組成，系統(tǒng)框圖如圖2所示。信號(hào)源采用CPCI+FPGA+DDS架構(gòu)，模擬音頻信號(hào)經(jīng)采樣量化成數(shù)字信號(hào)，由上位控制機(jī)進(jìn)行幅度調(diào)整、頻率轉(zhuǎn)換等數(shù)據(jù)處理，將音頻信號(hào)轉(zhuǎn)換成幅度控制字或頻率控制字。上位控制機(jī)通過(guò)總線通信模塊將數(shù)據(jù)傳輸至數(shù)字調(diào)制模塊的存儲(chǔ)器SRAM上。存儲(chǔ)器SRAM采用“乒乓”結(jié)構(gòu)，在信號(hào)源開(kāi)始工作后，數(shù)字調(diào)制模塊的FPGA從存取器SRAM-1中讀取調(diào)制數(shù)據(jù)，通過(guò)SPI總線對(duì)DDS芯片進(jìn)行配置，不斷刷新DDS的幅度控制字或頻率控制字，從而將數(shù)字信號(hào)調(diào)制成射頻模擬信號(hào)，再經(jīng)過(guò)低通濾波器輸出到功放部分。當(dāng)SRAM-1數(shù)據(jù)讀取結(jié)束時(shí)，F(xiàn)PGA自動(dòng)切換至從SRAM-2中讀取調(diào)制數(shù)據(jù)，并給上位機(jī)發(fā)中斷，由上位機(jī)響應(yīng)中斷并重新加載SRAM-1的調(diào)制數(shù)據(jù)，如此往復(fù)。

按照設(shè)計(jì)要求，基于DDS的模擬調(diào)制信號(hào)源須同時(shí)輸出多路模擬調(diào)制信號(hào)，故而DDS芯片選用AD9959。AD9959是ADI公司推出的首款多通道DDS芯片，它內(nèi)部集成了四個(gè)DDS核，可對(duì)每個(gè)通道的頻率、相位和幅度進(jìn)行獨(dú)立控制，所有通道共享一個(gè)公共的系統(tǒng)時(shí)鐘，內(nèi)部具有固有的同步性[[3]]，可以滿足系統(tǒng)要求。

2.2 AM調(diào)制設(shè)計(jì)

幅度調(diào)制是載波信號(hào)的幅度隨調(diào)制信號(hào)作線性變化的過(guò)程，本文設(shè)計(jì)的信號(hào)源輸出的幅度調(diào)制信號(hào)為標(biāo)準(zhǔn)調(diào)幅（AM），AM是高頻通信中的一種比較常用的信號(hào)調(diào)制方式。設(shè)載波信號(hào)[v0t=V0cosω0t]，調(diào)制信號(hào)[vΩt=VΩcosΩt]，則標(biāo)準(zhǔn)調(diào)幅信號(hào)的振幅[[4]]：

[Vt=V0+KdVΩcosΩt=V01+KdVΩV0cosΩt=V01+macosΩt]

標(biāo)準(zhǔn)調(diào)幅信號(hào)的數(shù)學(xué)表達(dá)式：

[vt=V01+macosΩtcosω0t]，式中[ma=KdVΩV0=ΔVV0]稱為調(diào)制度，是標(biāo)準(zhǔn)調(diào)幅的主要參數(shù)，它表征著已調(diào)波的調(diào)制深度，[0

DDS芯片AD9959的幅度控制器ACR數(shù)值范圍“0x000H-0x3FFH”，設(shè)輸出的中心幅度控制字為ACR中心值，即為0x3FF/2，則最小值幅度控制字可表達(dá)為[[5]]：

[Vmin=0x03FF2-ma0x03FF2]

DDS調(diào)制幅度是離散序列，假設(shè)為[VΩn]，若調(diào)制信號(hào)量化位數(shù)為M位，則[VΩn]取值范圍為[0..2M-1]；幅度調(diào)制幅度控制字?jǐn)?shù)學(xué)表達(dá)式為：

[V=Vmin+VΩn?ma0x03FF22M-1]

圖3 幅度調(diào)制示意圖

2.3 FM調(diào)制設(shè)計(jì)

頻率調(diào)制（FM），是瞬時(shí)頻率偏移隨調(diào)制信號(hào)成比例變化的調(diào)制，它所形成的信號(hào)頻譜不再保持原來(lái)調(diào)制信號(hào)頻譜結(jié)構(gòu)，為非線性調(diào)制。使用DDS實(shí)現(xiàn)頻率調(diào)制，設(shè)計(jì)的難點(diǎn)在于如何將離散的調(diào)制信號(hào)幅度轉(zhuǎn)換為DDS電路的頻率控制字，轉(zhuǎn)換過(guò)程如下。

設(shè)載波信號(hào)[v0t=V0cosω0t]，調(diào)制信號(hào)[vΩt=VΩcosΩt]，則調(diào)頻信號(hào)輸出：

[fFMt=V0cosω0+KFMVΩtt]

其中，[KFM]為頻偏常數(shù)；[Ω]為調(diào)制信號(hào)角頻率；[ω0]為載波角頻率。調(diào)頻信號(hào)轉(zhuǎn)換為頻率控制字，表達(dá)式為：

[K=fo+KFM2π?VΩt?2Nfc]

由于DDS調(diào)制幅度是離散序列，假設(shè)為[VΩn]，那么離散調(diào)頻信號(hào)頻率控制字可表達(dá)為：[K=Kstart+KstepVΩn]，其中[Kstart]為調(diào)制信號(hào)起始頻率頻率控制字；[Kstep]為調(diào)制信號(hào)頻率步進(jìn)頻率控制字；

若調(diào)制信號(hào)量化位數(shù)為M位，則[VΩn]取值范圍為[0..2M-1]；載波頻率[f0]、最大頻偏[Δf]，則調(diào)制信號(hào)起始頻率[fstart=fo-Δf]，步進(jìn)頻率[fstep=Δf2M-1]，最終，調(diào)制信號(hào)的頻率控制字表達(dá)式為[[6]]：

[K=Kstart+KstepVΩn=fstart2Nfc+fstep2NfcVΩn=f0-Δf+Δf?VΩn2M-12Nfc]

3 信號(hào)源實(shí)現(xiàn)

基于DDS的模擬調(diào)制信號(hào)源經(jīng)方案設(shè)計(jì)、工程研制和測(cè)試聯(lián)試等階段，信號(hào)源實(shí)現(xiàn)了設(shè)計(jì)功能，分別輸出1KHz、調(diào)制度50%的AM信號(hào)；1KHz、調(diào)制度90%的AM信號(hào)；音頻幅度調(diào)制信號(hào)和頻率調(diào)制信號(hào)，如圖4所示。

a） 調(diào)制度50%的AM信號(hào)

b） 調(diào)制度90%的AM信號(hào)

c） 音頻幅度調(diào)制信號(hào)

d） 頻率調(diào)制信號(hào)

圖4 模擬調(diào)制波形圖

4 結(jié)束語(yǔ)

本文設(shè)計(jì)的基于DDS的模擬調(diào)制信號(hào)源已經(jīng)成功應(yīng)用于工程實(shí)踐中，由于采用了數(shù)字化方式實(shí)現(xiàn)模擬調(diào)制，其實(shí)現(xiàn)方法簡(jiǎn)單，輸出信號(hào)的相位、幅度和頻率均可精確控制，解決了模擬方式所帶來(lái)的頻率不穩(wěn)、低精度、低靈活性等問(wèn)題，具有很大的實(shí)際應(yīng)用價(jià)值。

參考文獻(xiàn)：

[1] 王龍，陳曉光. 全數(shù)字調(diào)頻激勵(lì)器的設(shè)計(jì)與實(shí)現(xiàn)[J].微型電腦應(yīng)用，2011，27（9）：33-36.

[2] 黃玉仙，李鐵成，許國(guó)宏. 基于DDS的雷達(dá)校準(zhǔn)信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2011（4）：120-123.

[3] Analog Devices Inc. 4-Channel 500 MSPS DDS with 10-Bit DACs ad9959 [Z]，2005.

[4] 郭宗光，鄒立君. 信號(hào)的幅度調(diào)制原理[J].大慶師范學(xué)院學(xué)報(bào)，2005（10）：53-55.

[5] 李向昭，王波濤. DDS在模擬調(diào)制系統(tǒng)中的應(yīng)用[J].工業(yè)控制計(jì)算機(jī)，2009，22（9）：89-90.

[6] 毛群，王仕旭，王建國(guó). 基于FPGA的DDS調(diào)頻信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)[J]. 西昌學(xué)院學(xué)報(bào)·自然科學(xué)版，2014（12）：57-59.