唐文龍　田茂　吳志強　馬應(yīng)智　張雄

摘 要：針對Altera SoC FPGA平臺的Linux環(huán)境下ARM核與FPGA邏輯之間的數(shù)據(jù)交換問題，提出了一種簡單有效的異步接口實現(xiàn)方案。該方案在輕量級總線橋上掛載Avalon 三態(tài)控制器，并通過Linux應(yīng)用程序讀寫控制器對應(yīng)的地址，從而實現(xiàn)ARM核與FPGA邏輯間數(shù)據(jù)的異步交換。實驗結(jié)果表明，該方案能夠穩(wěn)定、正確、快速地讀寫數(shù)據(jù)，可達到預(yù)期目標(biāo)。

關(guān)鍵詞：SoC FPGA ；異步通信；三態(tài)控制器；Linux

中圖分類號：TN702 文獻標(biāo)識碼：A 文章編號：2095-1302（2015）12-00-02

0 引 言

FPGA硬件資源和ARM處理器的片內(nèi)緊密耦合是Altera SoC FPGA體系結(jié)構(gòu)最顯著的優(yōu)勢。Altera SoC FPGA使用高寬帶干線互聯(lián)，在 FPGA 架構(gòu)中集成了基于 ARM 的硬核處理器系統(tǒng) （HPS），該系統(tǒng)包括處理器、外設(shè)和存儲器接口。可同時實現(xiàn)硬核知識產(chǎn)權(quán) （IP） 的性能和低功耗，以及可編程邏輯的靈活性[1]。ARM的AMBA NIC-301網(wǎng)絡(luò)互聯(lián)基礎(chǔ)架構(gòu)提供了三種交換架構(gòu)——L3主交換、L3主機外設(shè)交換、L3從機外設(shè)交換。在L3 主交換和FPGA之間則由FPGA-to-HPS總線橋 、HPS-to-FPGA總線橋、輕量級的HPS-to-FPGA總線橋連接，HPS-to-FPGA總線橋上可以掛載AXI接口邏輯或Avalon接口邏輯，實現(xiàn)處理器對FPGA中寄存器的訪問。

在實際應(yīng)用中，許多功能簡單的FPGA邏輯與ARM之間的數(shù)據(jù)交換量不是很多，交換速度要求不高，這樣就可以通過在總線上掛載通用的異步接口來實現(xiàn)ARM對這類外設(shè)或邏輯的訪問。Altera 提供了一種Avalon Tri-State Conduit Components，該組件可以實現(xiàn)多種異步接口的時序如CFI Flash、SSRAM、8086接口外設(shè)等，可使開發(fā)者快速實現(xiàn)簡單有效的數(shù)據(jù)訪問。

1 硬件設(shè)計

1.1 異步接口的實現(xiàn)

本系統(tǒng)可在友晶科技的DE1-SOC開發(fā)板上實現(xiàn)，其系統(tǒng)架構(gòu)如圖1所示。

從圖1可以看出，雙核 Cortex A9由經(jīng)L3主交換通過輕量級的HPS-to-FPGA總線橋?qū)valon三態(tài)電路組件訪問。Altera 提供的 Avalon 三態(tài)電路組件包括，通用三態(tài)控制器（Generic Tri-State Conduit Controller）、三態(tài)引腳共享器（Tri-State Conduit Pin Sharer）、三態(tài)橋（Tri-State Conduit）[2]。 通用三態(tài)控制器提供了自定義的數(shù)據(jù)位寬和時序功能，以提供不同的外設(shè)兼容。三態(tài)引腳共享器則可將多個態(tài)控制的地址、數(shù)據(jù)、讀寫信號共享到一個三態(tài)橋上，配合片選信號控制特定的外設(shè)，三態(tài)橋則實現(xiàn)了與外界的雙向數(shù)據(jù)通路接口。

本設(shè)計通過Quartus II 軟件中的Qsys工具向HPS的輕量級HPS-to-FPGA總線橋主端（h2f_lw_axi_master）添加了Avalon通用三態(tài)電路組件， 硬核系統(tǒng)的Qsys互聯(lián)如圖2所示。

圖2中ext_bus即為三態(tài)控制器，其包含片選信號、讀信號、寫信號、片選、讀信號、寫信號、16位地址線和16位數(shù)據(jù)線。

1.2 異步接口解析邏輯的實現(xiàn)

與上述異步接口對應(yīng)，解析邏輯包括片選信號cs_n、讀使能oe_n、寫使能wr_n、16位的地址addr和16位雙向數(shù)據(jù)線data。當(dāng)cs_n為低電平且是oe_n的下降沿時，總線根據(jù)給出的addr上的地址在相應(yīng)的mem寄存器上讀取數(shù)據(jù)到data數(shù)據(jù)線上完成讀操作；當(dāng)cs_n為低電平且是wr_n的上跳沿時，總線根據(jù)給出的addr上的地址將data數(shù)據(jù)線上的數(shù)據(jù)寫入對應(yīng)的mem寄存器完成寫操作。mem寄存器讀寫的HDL代碼如下：

2 軟件設(shè)計

2.1 在設(shè)備樹中添加接口信息

為解決arm體系內(nèi)核代碼中充斥著大量的板級垃圾代碼，Device Tree （設(shè)備樹）被引入到Linux 3.x內(nèi)核中。Device Tree 是一種用以描述硬件的數(shù)據(jù)結(jié)構(gòu)，由一系列的硬件節(jié)點和屬性構(gòu)成，許多硬件細節(jié)可以直接透過它傳遞給內(nèi)核[3]。在修改硬件后，一般要修改相應(yīng)的設(shè)備樹描述文件與之對應(yīng)以便內(nèi)核能正確識別硬件。由于在上述過程中，三態(tài)控制被添加到輕量級的HPS-to-FPGA總線上，對應(yīng)需要修改相關(guān)設(shè)備描述信息如下：

2.2 應(yīng)用程序設(shè)計

Linux應(yīng)用程序通過Linux內(nèi)核的memory-mapped device 驅(qū)動訪問[4]，由ext_bus所在的物理地址進而實現(xiàn)對ext_bus所在的地址空間進行讀寫。首先，使用系統(tǒng)open函數(shù)打開/dev/mem設(shè)備，然后調(diào)用系統(tǒng)mmap函數(shù)映射HPS的L3外設(shè)區(qū)域的物理地址到一個虛擬地址，并根據(jù)輕量級HPS-to-FPGA總線相對于L3外設(shè)區(qū)域基地址的偏移量和ext_bus相對于輕量級HPS-to-FPGA總線的偏移量計算出ext_bus的虛擬地址。讀寫則直接操作對應(yīng)的虛擬地址完成操作，異步總線的地址獲取代碼實現(xiàn)如下：

3 結(jié) 語

實驗表明，這種設(shè)計方法可以正確有效地完成對異步接口的讀寫操作。其設(shè)計思路非常簡單，只需要將控制器添加到總線上，在應(yīng)用程序中操作相應(yīng)的虛擬地址即可，是一種快速有效的ARM與FPGA數(shù)據(jù)交換的實現(xiàn)方式。

參考文獻

[1] Altera SoC：體系結(jié)構(gòu)的重要性[EB/OL].http：//www.eefocus.com/fpga/325832 ， 2014

[2] Cooperation . Avalon Tri-State Conduit Components User Guide[R].2011.

[3] 宋寶華. Linux設(shè)備驅(qū)動開發(fā)詳解[M].北京：人民郵電出版社，2010.

[4] 梁庚，陳明，馬小陸.高質(zhì)量嵌入式Linux C編程[M].北京：電子工業(yè)出版社，2015：282-285.